工具与软件：
大家好！
根据数据表的绝对最大额定值、 SDZ 的最大压摆率 为10V/ms。
此外、看来是由于目前的限制而引起的注(2)写如下：
如果超过最大压摆率、则需要100 kΩ 串联电阻。
MAXMUM 压摆率受限的原因是什么？
当使用 CPU 直接控制 SDZ 时、有必要通过速率来保护这一点吗？
在这种情况下、是否需要一个100k Ω 的串联电阻？
启动电源后、SDZ 固定为低电平。
此致、
Toshi
嗨、Ivan-San、
感谢您的答复。
请再多讲一讲转换速率规格。
当尝试使用 CPU 或 FPGA 等其他器件来控制 SDZ 时、10/ms (max)的规格值看起来非常慢。
1.用 CPU 或其他器件进行控制时、是否需要串联一个电阻来限制电流？
2.如果一个电阻没有与 SDZ 控制线串联插入,那么 SDZ 功能中是否会出现逻辑问题?
3.在这种情况下,什么价值是合适的?
我们使用图15的案例作为参考连接。 SDZ 的时序要求。
引脚 FS0、FS1、FS2、HI-Z、SDZ 等等 与 DRV595控制相关的 MODSEL 设计为取决于 PVCC 或 AVCC 的电源电压。 是这样吗？
因此、在对 H/W 执行这些设置时、我认为有必要考虑下面的 E2E 中写入的内容、并注意压摆率。
'对于 FAULT 引脚、建议使用一个上拉电阻器来限制上电期间提供给引脚的电压的压摆率。 根据电源的输出阻抗和连接到电路板上电源网的电容、该节点的压摆率可能足够高、从而在高电流电平下触发集成式 ESD 保护电路、进而导致器件损坏。 "。
谢谢。此致、
Toshi
