[参考译文] PCM5121：在硬件模式下可靠地将 PCM5121作为 I2S 主器件运行

你(Michael)好  

将 MODE1置于低电平、MODE2置于低电平、因此进入 硬接线模式。  然后在硬件模式中、引脚14是 可将器件置于主或从模式的门架： 将 此引脚  置于 高电平 、IC 将生成 bck/LRCK 作为输出。

此致、

Arash

尊敬的 Arash：

感谢您的答复。

在这种情况下、LRCLK 的频率是多少、即采样率。 I2S 接口处于哪种模式、L-J、R-J 还是 I2S？

此致

Michael

嗨、Micheal、  

请参阅数据表、因为您可以找到所需的信息 。 引脚14 (门架)在引脚说明中。 类似地、   第8.3.6.6节中详细介绍了主模式运行(来自音频速率主时钟的时钟主模式)。

数据表中的表83告诉您页0/寄存器40 设置了数据格式。  

此致、

Arash

尊敬的 Arash：

如果我处于硬件模式、如何访问寄存器？  

是否有其他任何 TI 产品在硬件模式下支持 I2S 主器件？

您好！

在硬件模式下、使用引脚 FMT。 如果在软件模式下使用它、请使用寄存器40。

我们有同一系列的 PCM524x 和 PCM514x、因此您已经拥有的 PCM5121是一 个不错的选择  

此致、

Arash

尊敬的 Arash：

当在硬件模式下使用 PCM5121作为 I2S 主器件时、我们应该连接到 SCK 的振荡器是什么、即频率是多少。 SCK 与 I2S BCLK 之间的关系是什么、即比率是多少？ 如果我们要固定在48kHz、我们如何选择 LRCLK 速率、例如 FS？

此致 Michael

您好、Michael：

数据表中的表32概述了支持的 SCK 和 FS 关系。 FS 等于 LRCLK、因此 LRCLK = 48kHz。 使用以下公式计算 BCLK：BCLK = LRCLK *[# of channels]*[位深度]

此致、
Jeff McPherson

尊敬的 Jeff：

当我在硬件模式下将 DAC 作为 I2S 主器件操作时、这意味着我

1.不能访问 DAC 和中的寄存器

2.需要 DAC 为我的设备生成位时钟和 LRCLK。

请建议如何在48kHz 时在512fs 和256fs 之间进行选择。

也就是说、当我将一个24.576MHz OSC 连接到 SCK 引脚时、我是预计 FS 为48kHz、还是我希望 FS 为96KHz、甚至是从 DAC 生成的192KHz？  

此致 Michael

您好、Michael：

正如您在第一篇文章中提到的、由于 PLL 要求、该器件不支持在硬件模式下配置为 I2S 主器件。 如果不进行编程、将不会设置正确的分频器、因此 不能保证您获得预期的 BCLK 和 LRCLK。

Arash 将于周一回到办公室、进一步了解这一点。 您的同事具体设置了哪些内容才能让他在 I2S 主硬件模式下运行器件？

此致、
Jeff McPherson

Jeff / Arash、您好

下面是连接。 我们发现左对齐是左/右交换、而 I2S 在工作。

、

此致 Michael

尊敬的 Arash：

如果我们将其 与此设置一起使用、是否会有任何副作用？ 我们需要遵守哪些限制？  

此致 Michael

嗨、Micharl：

我不知道主模式的任何副作用、我能想到的唯一限制 是  PLL 不可编程。

此致、

Arash