工具与软件：
您好：
当前使用的 I2S IP 需要 TDM 模式、并且 SCLK (时隙时钟)必须为32。 因此、48K/16bit/4通道格式录制所需的最小 SCLK 为3.072M。
I2S 具有相应的寄存器、这些寄存器被配置为在一个时钟周期内对指定的时钟门控有效、例如32位、但实际的输出时钟信号是16位。
我想知道 TLV320adcx140编解码器的调整应该如何配置寄存器来满足此 I2S 要求
如下32位时隙 BCLK： 16位 BCLK + 16位低电平
将 传输16位音频采样
非常感谢
您好、Jeff：
感谢您的回答。
1、 如图所示、它是由 SoC 生成的用于捕获16位样本的 TDM BCLK
2、情况有点像当我们采集24位样本时、我们需要使用32位时钟、但我们屏蔽低8位、而在这里、我们屏蔽低16位。
3、我的问题是：我可以使用图中所示的屏蔽 BCLK 来 收集 (48K/16bit/4ch) 16位 样本吗？ 或者、我是否可以使用3.072M BCLK (48K/322/4ch) 在 tlv320adcx140上收集(48K/16bit/4ch) 16位样本？ 因为 SoC 的 BCLK 也可以配置为连续时钟、而不是保持低16位拉至低电平、如图所示。
您好！
您应该对器件使用连续 BCLK、 并且可以指定输出数字数据的字长与寄存器0x07的长度。 可以将其设置为16位。 该器件需要无屏蔽的连续 BCLK、如果您能够提供3.072MHz BCLK、则可以通过将器件设置为16位来收集16位样本。 输出数据将与您发送的数据类似、但无需同时屏蔽时钟。
此致！
MIR
Ｈi μ A、
如前所述、当 SoC 收集(48K/16bit/4通道)样本时、它只能输出6.144MHz BCLK
1、如果我将 TLV320ADC3140的数据长度配置为16位(ASI_WLEN)、SoC 实际上只能收集前两个通道的数据、最后两个通道的数据全部填充为0
2、如果数据长度配置为32位(ASI_WLEN)、SoC 可以收集(48K/16bit/4通道) 4通道样本、但我担心16位高位可能会被拦截、因为 TLV320ADC3140的实际输出是32位、而 SoC 在屏蔽后需要16位
ASI_WLEN -> 16位
我需要以下方面的帮助：
实际上、我们希望在6.144MHz BCLK 上将 ASI_WLEN 配置为16位、以便 ADC 可以输出16位有效采样+ 16位(可能为0)、从而 SoC 可以收集完整的16位采样、非常感谢。
此外、我们在 Linux 上使用 TLV320ADC3140、并移植了以下驱动程序代码：
