[参考译文] PCM1754：静音后输出阶跃

尊敬的 John：

您能否监控 VCOM 引脚、并确保其去耦没有问题且稳定。 此外、监控电源引脚 、因为您已确认所有 CLKS 在发生时停止。

这个9ms 可重复吗？ 也就是说、  在每次复位或断电/上电后、您是否始终在9ms 后获得阶跃、或者这个数字改变？

此致、

Arash

尊敬的 Arash：

感谢您的答复。 是 VCOM 在正常运行和静音后始终稳定地为2.5V。 VCOM 引脚已通过10uF 电容器去耦至 GND。 电源电压正确。 停止所有 CLKS 的原因是驱动 I2S I/f 的接口器件被禁用。  

是的、9ms 问题是可重复的。  

此致、

John

尊敬的 Arash：

很抱歉、我之前说的一些信息不正确。 我还请工程师做进一步的测试。

事实上、当发出 MUTE 时、I2S 信号不会关断。 步骤的原因很清楚。 在静音之后9ms、静音信号系统向 PCM1754写入2.5V 输出之前、系统关断 I2S 信号。 问题是、尽管 I2S 信号已被静音、但在关闭 I2S 信号时为什么出现0.4V 阶跃？

我还有工程师做了另一个测试：当 DAC 设置为2.5V 以外的值时发送 MUTE 信号、等待9ms 延迟、然后关闭 I2S。 结果是静音之后的 VOUT 电平(I2S 仍处于开启状态)正确为2.5V、而在 I2S 关闭(处于静音状态)时、VOUT 上发生0.4V 阶跃。 阶跃可以稳定重复、但阶跃可以是+0.4V 或-0.4V。

不允许出现0.4V 阶跃、应如何避免这种情况？ 下面我附上了新测试的波形和原理图。

谢谢！

John

John、您好！

我想知道在关闭 I2S 时、VCOM 是否完全改变。  

1)请取下 DAC 上的附件,只放置一个低通滤波器,并连接适当的 fc。 在有或没有 I2S 的情况下监视输出

2) 2)对于带有上述电路的第二部分、请勿将 VCOM 用于运算放大器的输入。 这将与  下面的应用手册电路类似：

应用手册原理图

让我知道当您将其静音(使用或不使用 I2S)时、输出的行为是怎样的。  

在所有情况下都监控 VCOM。

此致、

Arash

尊敬的 Arash：

VCOM 是稳定的、它始终是2.5V、它没有任何问题。

1)您的意思是与 DAC 的附件是什么？ 该运算放大器用于 LPF、已对其进行正确的检查。  

2)两个波来自 同一个部分。 每次的步骤不同。 有时候升压0.4V、有时候降压0.4V。 VCOM 连接到运算放大器的同相输入、该输入具有高阻抗、对 VCOM 没有任何负载影响。 这种连接没有问题。 您提到的应用手册原理图不正确。

此致、

John

尊敬的 Arash：

执行了进一步测试、结果如下：

在这种范围内的波形中、您会发现 VOUTL 按预期静音至2.5V、而当 I2S 信号关闭时、它降低了0.4V。 在整个过程中、VCOM 输出(黄色)稳定在2.5V、没有任何输出。

另一项测试是保持 I2S 正常工作并使 MUTE=H (直接连接到 VCC)。 在这种情况下、VOUTL 会持续静音至2.5V。 然后、我们尝试将 I2S 信号逐一短接至 GND。 当我们将 SCK、BCK 和数据输入短接至 GND 时、结果 VOUT 保持不变。  将 LRCK 短接至 GND 后、出现0.4V 阶跃。 步进方向是随机的、但始终为0.4V、有时是+0.4V、有些是-0.4V。 对 VOUTR 的影响相同、但步进方向始终相反、R 通道上发生了+0.4V 的步长、L 通道上发生了-0.4V 的步长、反之亦然。 似乎有量子缠结效应

谢谢！

John

尊敬的 John：

奇怪的是、 缺少 LRCLK 会将 输出 从 CM 移动！  如果有,我预期的,这将是可能影响 DAC 时钟的主时钟。

这是一款非常成熟的设备、 我不记得我们 曾遇到过此 问题。 可能是与电路板相关的问题 或 在输出线路上注入了一些电荷 。  

是否 更改了以不同组合停止这些 CLKS 的顺序？  也就是说,不是  一次关闭一个(同时所有其他信号都打开),而是 按顺序进行 ,例如先关闭 SCK 然后关闭 LRCK 再关闭  输入信号,或另一个配置关闭  DIN ,然后 BK 再关闭 LRCLK。

我不知道是什么导致这, 但更多的实验可以提供额外的数据点,然后我们有更好的机会找到 罪魁祸首 或 可能的  工作解决.

我还 在想是否删除有源滤波器、 它是否会影响问题？

此致、

Arash

尊敬的 Arash：

可以、我们已多次尝试使用不同的顺序来停止 I2S 信号。 显然、它与阶数无关。

不会移除有源滤波器。 我检查了它的运行、它按预期正常运行。 删除它没有任何意义。

很显然、问题不是由任何类型的电荷注入造成的。 电荷注入可能会导致某种瞬态现象。 而问题是直流效应。 没有任何原因导致电路板出现此问题。  

我认为到目前为止、所有的外部因素都可以排除。 此器件通常用于音频应用、其中 I2S 始终是连续的、或音频应用不关心此类步骤、这就是为什么以前没有其他客户报告此问题的原因。 我客户的应用程序很特殊、不是音频应用程序。 他们关心这种步进。 您能从 DAC 本身的角度说明一下执行此步骤的原因吗？ 基于这个原因、我们可以找到一些解决方法。 或者、即使这个问题没有解决方案、如果我们理解原因也是可以接受的。 我们的调试不能在某个假设下停止。

谢谢！

John

尊敬的 John：

这个设备非常旧, 我们没有任何关于内部设计和原理图的信息,所以我们无法查看原理图来  确定行为 。  在我们的调试过程中, 我们总是隔离 DAC ,有时我们发现连接到 DAC 的电路 导致 了这个 问题,无论是简单的有源滤波器,坏电容器,还是...   当器件没有被驱动时, 可能会有电压耦合(没有注入我键入的)到板上的输出 , 但如果你认为布局是足够好的,那么它是好的。

回到芯片本身、这是一个音频 DAC、如果 I2S 断开连接、其内部可能会进入未知状态、 需要通过提供 I2S 或 REST 来再次进行复位 、而与此同时、输出行为可能会非常奇怪、直到复位为止。 可能这就是 现在发生的情况。   由于您已经确认芯片需要 LRCLK、因此 我唯一的建议是向芯片提供它。  

此致、

Arash

尊敬的 Arash：

反正谢谢。

我们的测试结果显示、VOUT_L 和 VOUT_R 中的阶跃与 LRCK 直接相关。 一旦 LRCK 短接至 GND、则 VOUT_L 和 VOUT_R 同时升压/降压(两个 VOUT 的步进方向始终是互补的)、一旦 LRCK 信号释放、两个输出可能会降压至2.5V。 外部电路不会导致此类问题。 如果您能找出任何可能、我们就可以进行实验。  

您似乎误解了我的描述。 I2S 信号不会断开、只是以异步方式暂停。  由于 I2S 或仅 LRCLK 的异步停止、可能会将错误的数据锁存到 DAC 中。 但是、DAC OUT 将静音、错误的数据不应导致 VOUT 发生任何变化。

该问题可以很容易地重现。 冷、请使用 EVM 进行测试？

谢谢！

John

John、

很抱歉,我在这里住了几天。

我的想法是 DAC 被静音,错误或正确的数据应该无关紧要 .  DAC 静音后 、它应该将输出拉至 VCM。  您也重复了此测试几次,它总是会以互补方式进入0.4V 的差值 OUTp 和 OUTm ,这意味着它与被锁存的错误输入无关。

不过、 一旦 LRCK 暂停、我不知道 DAC 是否进入未定义 状态、 以便 Vout 无法拉至 VCOM。 但是、您的测试显示情况就是这样。  我们计划在不久的将来对 EVM 上的几种器件进行开发 、PCM1754就是其中之一。  

此致、

Arash

尊敬的 Arash：

谢谢！ 很高兴知道您将使用 EVM。 等待您的结果。  

此致、

John

谢谢 John。  

此致、

Arash

尊敬的 Arash：

您是否在 EVM 上测试过此问题？  

谢谢！

John

尊敬的 John：

我认为上面存在误解、我在上面提到了计划在不久的将来开发几个 EVM、包括这部分的 EVM。 这可能 会在2025年发生、 具体取决于优先事项的变化。 我不能给你一个具体的日期。  

此致、

Arash

尊敬的 Arash：

这是一个非常简单的测试、可在几分钟内完成。 您能帮助尽快进行测试吗？

谢谢！

John