[参考译文] TAD5142：用于 BCLK、FSYNC、和 DIN 的上拉或下拉电阻器

尊敬的 Ishiwata-san：

我不熟悉 MDX。 I2S 通常采用推挽拓扑生成、因此不使用上拉或下拉电阻器、而使用晶体管来驱动输出。 即使这样、时钟生成的确切性质通常也不重要。  可能需要的唯一附加功能是串联端接以防止振铃。 对于我们的器件、33-50欧姆通常是最佳值。

此致、
Jeff McPherson

尊敬的 JEFF-SAN：

感谢您的答复。

了解以下数据表中列出的下拉电阻器并非内置在 BCLK/FSYNC/DIN 端子中是否正确？

上面列出的哪些端子内置了下拉电阻器？

此致、
Ishiwata

尊敬的 Ishiwata-san：

我的道歉。 这是我之前通常不会看到的新规格。 让我在内部确认 一些关于这方面的详细信息。 我想问一下、从您的设计角度来看、下拉电阻的具体问题是什么？

谢谢！
Jeff McPherson

尊敬的 JEFF-SAN：

客户询问了如何处理 BCLKt / FSYNC / DIN 输入信号。

上拉更好吗？ 还是下拉？ 客户询问。

我认为这是没有必要的、因为有一个内部下拉电阻器、但我不知道指示了哪个终端数字 I/O、所以我问过您。

此致、
Ishiwata

尊敬的 Ishiwata-san：

不应在器件外部使用上拉或下拉电阻。 我还在研究下拉规格的含义、但我知道客户不应在器件之外使用任何上拉或下拉。 时钟与需要上拉的 I2C 不同。

此致、
Jeff McPherson