工具与软件:
专家、您好!
此 EVM 的第2层和第3层似乎在模拟侧没有 Beta GND。
这种设计是否有任何原因、尤其是噪声相关原因?
我们在 围绕 C8进行证明时观察到巨大的噪声、该噪声与 CAPP/CAP 开关保持同步。
因此、当高阻抗布线位于 C8周围时、我们会担心噪声是由串扰引起的
我们想了解如下设计要点:"从噪声耦合的角度来看、我们不应在 C8周围放置任何布线、包括 GND Place "。
此致、
Kuramochi 一树
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
专家、您好!
此 EVM 的第2层和第3层似乎在模拟侧没有 Beta GND。
这种设计是否有任何原因、尤其是噪声相关原因?
我们在 围绕 C8进行证明时观察到巨大的噪声、该噪声与 CAPP/CAP 开关保持同步。
因此、当高阻抗布线位于 C8周围时、我们会担心噪声是由串扰引起的
我们想了解如下设计要点:"从噪声耦合的角度来看、我们不应在 C8周围放置任何布线、包括 GND Place "。
此致、
Kuramochi 一树
您好、
这些 EVM 的数字端在其他使用 TAS 和 SRC 等的 EVM 中很常见、并且在不同的时间完成。 为每个 器件设计了模拟侧、并与数字侧的布局相结合。 模拟端是良好的与底层和顶层和层2和3不会增加任何价值的模拟端. 因此我认为这块电路板的最初设计人员有 同样的想法、并且未能通过在模拟端添加未使用的第2层和第3层来匹配所有层。
话虽如此,板的性能已经足够好,并且 与数据表中的规格相匹配,因此,如果您 在 EVM 上看到的隔离 b/w 走线和屏蔽走线,您应该会很好。
此致、
Arash
您好 Arash-san、
我知道这个2层配置没有具体的原因。
正如我们在下一主题中讨论的、CAP 对 DVDD 有影响。
https://e2e.ti.com/support/audio-group/audio-internal/f/audio---internal-forum/1436643/pcm5100a-q1-noise-on-dvdd-pin-from-charge-pump
数据表中未指明 DVDD 对噪声的影响。
那么、是否有任何布局建议?
此致、
Kuramochi 一树