嘿皮埃尔、
我仍然鼓励发送原理图供大家审阅。 比较提供的噪声级别、务必要了解展频(SS)特性通常会在更宽的频带上扩展占用窄带的频率。 这是为了提高 EMI 性能。 任何频率下的带宽增加都会向 IC 的音频频带中引入噪声、因此在启用 SS 时、噪声值会更高。
我会尝试减小频谱三角频率和频谱范围、同时观察本底噪声。 在寄存器映射中、找到 reg x6C。 下面的图像描述了如何配置这些参数。
--------------------------------------------------------
x6C 中配置 SS 的寄存器位。
regx6C 的寄存器映射定义。
我希望这能为您提供有用的信息、如果需要有关此应用或其原理图的更多支持、请在该主题中分享。 查看另一个 提到展频使用折衷的 e2e。 预计频谱中会有更多的噪声、配置规格可以改变空闲通道本底噪声。
此致、
Ore.
您好！
感谢您的响应、您可以找到下面的原理图。 在布局中有什么办法可以避免这个问题吗？
嘿皮埃尔、
原理图看起来很好。 要进一步调查空闲通道本底噪声的这一显著差异、请分享有关设置的 I2C 部分的更多信息。
目前正在使用 IC 上的哪些流程？ 如果您可以在.txt 文件中提供当前寄存器设置/转储、其中显示了 IC 中启用的功能、那将会很有帮助。 如有可能、添加注释以使阅读更轻松。
不同的工艺流程似乎会增加本底噪声。 除了 SS、是否启用了其他功能？ 提供 IC 当前正在运行的寄存器转储。 最好是 w xx xx xx xx 格式(如果可能)、请在下面找到示例。 添加足够的注释并在此处列出该线程中用于 快速调试的功能。
---------------
可在最终轻松复制的读取和写入格式示例
此致、
Ore.
嘿皮埃尔、
我有一个测试使用的是已启用 SS 的 PPC3 GUI。 这是我观察到的本底噪声值。
此致、
Ore.
