[参考译文] CC2340R5-Q1：RSTN 引脚的复位信号状态

您好！

我目前正在对此进行研究、稍后将提供这些信息。

此致、

Andrew

Andrew、感谢您的答复。

非常有帮助。

但是、由于我的理解不好、您能再多解释一下吗？

q1)我的理解是否正确、以下部分的意思是："在25℃ 环境条件下、无论迟滞如何、当施加的电压×0.2V 或更低时、都可以识别为低电平、当施加的电压×0.8V 或更高时、可以识别为高电平"？

Q2) Q1的结果是否在温度条件下发生变化？ 如果数据发生变化、您能否提供数据(例如图形)？

Q3)我的理解是否正确、下表表明在3.8V 和25℃ 条件下、识别为低电平和高电平的电平的迟滞为0.40~0.47~0.54V？ (我想确认这一点、因为我不完全了解 IH = 1的条件。)

Q4)您能否提供有关下表的更多说明？

Q5)对于初始 POST 中提到的 RESET 信号的上升时间和下降时间是否没有限制？

我恳请您的支持。

您好！

Q1)当施加的电压为0.2*VDDS 时、将识别低输入(VIL)；当施加的电压为0.8*VDDS 时、将识别高输入(VIH)。 因此阈值取决于电源电压。 如果器件在1.8VDC 的电源电压下工作、则低电压阈值将为0.2*1.8V = 0.36VDC。 因此、如果向该引脚施加0.36VDC 或更低的电压、则会将其识别为逻辑低电平。 对于高电平、阈值为0.8*1.8V=1.44VDC。 因此、如果在该引脚上施加1.44VDC 或更高的电压、则会将其识别为逻辑高电平。

Q2)、我相信随着温度的变化、会有一些变化。 我必须联系另一个内部小组、看看我们是否可以共享任何数据。

Q3)很抱歉、我在初始响应中没有明确说明这一点、因为 RSTN 引脚没有迟滞。 施加到 RSTN 的电压必须低于 VIL 才能复位、必须高于 VIH 才能释放复位。 对于 GPIO、表中的此规格表明、当 HYSTEN 寄存器设置为1 (输入迟滞 IH = 1)时、最小迟滞可低至0.4V (通常情况下为0.47V)、最大迟滞可低至0.54V。 您可以在 此处链接的 TRM 的第18.5节中获得有关 GPIO 输入迟滞寄存器的更多信息。  但是、这些迟滞规格也不适用于 RSTN 引脚。   

Q4)这仅适用于 GPIO 而不适用于 RSTN 引脚、但在25°C 且 VDDS = 3.8VDC 的情况下、从逻辑0到逻辑1的转换可能在最小电压为1.76V 时发生、但通常发生在1.98V 时、并且最大电压为2.27V。 从逻辑1到逻辑0的转换 可能在  最低电压1.26V 时发生、但通常在1.52V 时发生、最高也可能在1.79V 时发生。 当 GPIO HYSTEN 寄存器设置为1 (输入迟滞 IH = 1)时、这同样适用。

Q5)如果查看 此处链接的 LP-EM-CC2340R5参考设计、您会看到连接到 GND 的100k Ω 上拉电阻器和100nF 电容器连接到了复位线路。   这是建议的器件实现方式、并为器件的 RESET 引脚提供适当的上升和下降时间。  

此致、

Andrew

你好。

感谢您的及时响应。

关于 Q2、请继续验证数据。

我很好地理解 Q3和 Q4中的 RST 引脚没有迟滞。

为了确保我们在同一个页面上、请允许我进行确认。

当我根据您提供的信息进行计算时、会导致与表值不符。

当存在迟滞(HYSTEN = 1)时、与表格值匹配的公式请告诉我。

例如、3.8V×0.2+0.40V＝1.23V

我很抱歉一再打扰您、但我感谢您的合作。

此致。