请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F28388D 工具/软件：
我目前正在尝试确定两者可实现的最大 SPI 时钟速度 高速模式 和 正常 SPI 模式 规格。
在引用的论坛帖子中、指出了 最大 SPI 频率 何种情况 50 MHz 、而在正常模式下则是 12.5 MHz 。
根据我的研究、我发现 SPI 时钟的推导公式为：
SPI 时钟= LSPCLK/4 (最小分频器)
一方 LSPCLK = SYSCLK = 200 MHz 、这确实会导致 50 MHz –与高速模式的规定最大值一致。
这就引出了两个问题：
关于 SPI 高速模式：
会实现50 MHz 时钟 需要将 LSPCLK 设置为等于 SYSCLK ？
如果是、这会影响其他与 LSPCLK 相关的外设(例如额外的 SPI 模块或 McBSP)。
这是一个问题、还是可以接受、因为我仍然可以单独配置 SPI 波特率 使用了 SPIBRR 寄存器 ？
关于正常 SPI (非高速模式)：
我们提到最大频率为 12.5 MHz 。
假设情况相同 LSPCLK/4规则 ,这意味着 LSPCLK = 50 MHz 又增加了一秒。
这是否意味着12.5 MHz 限制 不是绝对的 但只是基于特定的 LSPCLK 示例吗？
换句话说、如果我增加 LSPCLK、正常 SPI (无高速模式)是否支持更高的 SPI 时钟速率(最高可达分频器限制)？
如果是这种情况、我无法在高速模式下看到正常 SPI 和 SPI 之间的差异。
以下是我在技术参考手册(TRM)中找到的相关摘录：
此致、
Wilko
