[参考译文] TMS320F28386D：多核同步停止/释放支持

尊敬的 Zakaria：

请参阅以下链接：

硬件断点：

https://software-dl.ti.com/ccs/esd/documents/users_guide_ccs_20.1.1/gel/hw_brkpt.html 

https://software-dl.ti.com/ccs/esd/documents/ccs_breakpoint_watchpoint_c2000.html 

交叉触发信息：

https://software-dl.ti.com/ccs/esd/documents/users_guide_ccs_20.1.0/ccs_debug-main.html#breakpoints-multi-core 

此致、

Ozino

谢谢 Ozino、

根据您分享的链接、我的理解是调试器将使用软件或硬件同步、具体取决于 SoC 是否支持。 我们尝试确认的是、实际上我们不使用 TI 调试器、而是对组和同步使用类似的概念、但我们想知道交叉触发器是否有硬件支持。  

根据我们的测量结果、同步不是确定性的、需要相当长的时间(大约5ms)、这使我们怀疑同步是由软件完成的。  

您能否确认？

谢谢

您好、

请参阅此论坛帖子、详细了解我们器件的软件和硬件中提供的内容。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/144230/breakpoints-in-c28x---xds100v2 

此致、

Ozino

您好、

本帖子讨论了硬件断点、我们正在尝试查找 TMS320Fxx 中是否有类似 CTI (用于 ARM)的内容。 我们想知道所有内核的分组停止和释放是与硬件支持同步、还是由调试器进行软件仿真。

您好、

我需要联系我们的设计团队以进一步帮助您的问题。 请期待收到延迟的回复。 感谢您的耐心。

此致、

Ozino