This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28377D:ADC 采样噪声设计建议

Guru**** 2427060 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1537817/tms320f28377d-adc-sampling-noise-design-suggestions

器件型号:TMS320F28377D


工具/软件:

您好专家  

客户在配电单元中使用我们的 F28377 时、发现 ADC 采样存在一些问题、如下图所示:

电源板上电时、蓝线/白线/黄线是不正确的 ADC 采样输出。
您可以看到这 3 条线路的下降和上升是相同的、这意味着相同的干扰信号可能耦合到 3 个通道。

绿色/红色/紫色线不会耦合干扰。  

硬件连接如下:

 蓝线 — AI13(x0.58)- ADCIND2/白线 — AI7(x0.14)- ADCINB4/黄线 —  AI10(x1.4)- ADCINC2、典型输入电路:

MCU 原理图:

您有任何建议来调试此问题吗?

谢谢

Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    我将及时查看并回复您。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Stevan

    请关注此主题、您有任何建议来调试该问题吗?

    谢谢

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Joe、

    工作过程中、ADC 输入应保持低于 VDDA + 0.3V。 如果 ADC 输入超过此电平、器件内部的 VREF 可能会受到干扰、这可能会影响使用相同 VREF 的其他 ADC 或 DAC 输入的结果。

    此外、VREFHI 引脚必须保持低于 VDDA + 0.3V、以确保正常工作。 如果 VREFHI 引脚超过此电平、可能会激活阻塞电路、并且 VREFHI 的内部值可能会在内部浮动至 0V、从而导致 ADC 转换或 DAC 输出不正确。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Stevan

    此问题看起来不像过压问题、原因如下:

    如果 ADC 输入通道输入过压信号、则输入信号应首先由 MCU 内部 TVS 限制、因此 蓝线/白线/黄线 应处于最大 ADC 值。

    如果 VREFHI 引脚输入电压超过 VDDA + 0.3、所有 ADC 通道应该出现相同的问题、但现在只有几个通道存在此问题。

    我认为其中一个调试方向可能是:MCU 引脚是否可能耦合噪声?

    谢谢

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Joe、

    最好作为完整性检查来测量 VDDA 和 VREFHI。 您是否检查过您的 RC 值配置是否正确、设置的采集时间是否正确? 您可以根据 TI ADC 模型(模拟工程师计算器)进行检查、或检查 TRM 中的计算推导。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    关闭此主题、因为没有来自客户端的反馈。