This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1550752/tms320f28386d-qspi
工具/软件：
您好、 CLB 是否可用于模拟 QSPI 接口？
此致、Holger
您好、Holger、
我们过去已经对此进行了讨论、但结论是 SPI 需要太多的输入/输出信号、因此很可能无法使用 CLB 实施（尽管这只是讨论的结果，没有做出积极努力来进行深入演示）。 之前与 SPI 专家对话、提供有关在 C2000 上实施的以下说明
“对于 QSPI、可能的权变措施是使用两个 SPI 模块。 一个 SPI 将配置为控制器并生成 SPICLK。 另一个 SPI 将配置为目标、并从控制器接收 SPICLK。 控制器 SPI PICO 将连接到 DOUTA、目标 POCI 将连接到 DOUTB。 具体操作是将程序加载到目标器件中、然后加载到控制器 SPI 中、控制器 SPI 应该触发控制器 SPI 以生成时钟和数据输出、以及生成数据输出的目标器件。 请注意、用户需要专门查看 DS 中的时序要求、尤其是目标侧的时序要求、因为我们可以运行此“QSPI"设置“设置来达到一些最大速度、因为输出数据延迟会更大。“
此致、
彼得
您好、Peter：
> 结论是 SPI 需要太多的输入/输出信号 QSPI 是 6 个信号。 这些太多了吗？
> 对于 QSPI、可能的权变措施是使用两个 SPI 模块。 我认为对于 QSPI、您需要 4 个 SPI、对吧？
所有 4 个 SPI 都连接到 CLB。 因此、还应该可以通过 CLB 模拟 QSPI。
CLB 和 SPI 模块之间的实际连接存在一些限制。 CLB 只能访问 2 个直接 SPI 模块 (A 和 B、或 C 和 D)。其他 SPI 模块只能通过 INPUTXBAR 或 CLBINPUTXBAR 等外部 XBAR 提供给 GPIO。 由于添加了信号路径、这会使信号的时序复杂化
但是您有 4 个 CLB 逻辑块。 一个可以用于 SPI A+B、另一个可以用于 C+B 并且它们之间同步吗？
F2838x 有 8 个 CLB 逻辑块、理论上您可以使用 CLB1 访问 SPIA 和 SPIB、并使用 CLB5 访问***和 SPID、并且有 CLB 间连接可通过 CLB 逻辑块传输信号。 假设理论上它可以起作用、但它还没有开发出来。 另外、我还提到了之前的讨论、它的目标是 F28003x、因为 F28003x 具有较少的 CLB 外设和 SPI 模块
