• 状态
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 1 订户
  • 视图 7 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28P650DK：C28 CLA 数据传输完整性

admin
Guru**** 2560390 points
Other Parts Discussed in Thread: C2000WARE

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1566826/tms320f28p650dk-c28-cla-data-transfer-integrity

器件型号：TMS320F28P650DK
主题：C2000WARE 中讨论的其他器件

工具/软件：

 使用时、为确保从 CLA 传输到 c28 的数据的数据完整性、应遵循什么正确方法、反之亦然 

Cla1ToCpuMsgRAM  : > CLATOCPURAM
CpuToCla1MsgRAM  : > CPUTOCLARAM

 存储器控制器模块 CLA、DMA 和 CPU 仲裁是否足够或者应该实现一些软件级仲裁？  

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    CLATCPURAM 为 CPU1.CLA 至 CPU1 MSGRAM

    CPUTOCLRAM 是 CPU1 至 CPU1.CLA MSGRAM

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Frederico：

    让我明天再回复您。

    此致、

    Delaney

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Frederico：  

    我认为 CLA/CPU 硬件仲裁所采用的仲裁方案应该为这些存储器提供足够的保护、尤其是只有一个内核对每个内核都具有写访问权限。 我们有一个软件示例展示了 C2000ware 路径中 MSGRAM 的使用情况：/driverlib/f28p65x/examples/c28x/cla/cla_ex2_atan. 您可以在此处完成 MSGRAM 的软件实施。

    此致、

    Delaney

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的答复 Delaney

    我查看了示例、找不到任何 CLA 与内核并行运行的情况。 通常、示例会等待 CLA 完成后再读取 Cla1ToCpuMsgRAM。  

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Frederico：

    您能更详细地描述一下您的设置吗？ 数据如何在 CLA 和 CPU 之间传输？

    此致、

    Delaney  

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    在我的设置中、CLA 任务 1 根据需要与 c28 内核异步运行。

    共享变量在 Cla1ToCpuMsgRAM 和 CpuToCla1MsgRAM 下分配、每个内核进行相应的写入和读取、无需任何类型的高级仲裁。  

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Frederico：

    通过共享变量发送什么样的信息？ 这是否会影响 CLA 或 CPU 应用的时序 — 换言之，如果时序不同步，会发生什么情况？

    此致、

    Delaney