[参考译文] TMS320F28388D：CLB 时钟配置

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1596407/tms320f28388d-clb-clock-configuration

器件型号： TMS320F28388D

您好、我参考了 f28388D TRM、因为根据下图所示的 TRM CLB 时钟配置。

如图所示、这里有两个输入 1) AUXPLL 2) SYSCLK
1) 需要配置哪个寄存器来定义来自上述两个源的时钟输入。

2) 而在 TRM 中、它显示 2 个可能的输入、而在 syscfg 中、它仅显示 AUXPLL 作为输入

3) 通过启用 SYNC（通过 CLKMODECLB1 ）,它可以确保与 SYSCLK 相位对齐,或者根据禁用 SYNC 的情况来确保一些额外的功能。

此致

3 个月前

0 admin 3 个月前

TI__Guru**** 2693225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jay：

1) 需要配置 CLK_CFG_REGS 中的 CLBCLKCTL 寄存器以定义特定实例的时钟输入。
2) 这是一个错误,将在下一个修订更新。道歉。
您可以使用“SysCtl_CLBClkConfig (SysCtl_CLBInst inst、SysCtl_CLBClkm config)“函数选择 CLB 时钟的模式。
3) 通过启用 SYNC 模式,它确保与 SYSCLK 对齐。

谢谢
Praneeth

0 admin 3 个月前

TI__Guru**** 2693225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

下面是我的观察结果、如果有偏差、请纠正我、

1) CLKMODECLBx = 0、则输入为 SYSCLK、如果=1、则输入为 AUXPLL

2) 如果输入是 SYSCLK、则只有 EPWMCLKDIV 位于 CLB 预分频时钟的路径中（路径：从 SYSCLK 到 CLB 时钟）

问题：

3) 如果 SYSCLK = 200MHz 且 EPWMCLKDIV = 0、则 CLB 是否能够在 200MHz 下运行？通过对 CLB 计数器进行实验、看起来 CLB 计数器甚至可以在 200MHz 下运行（根据计数值得出结论）

此致、

0 admin 3 个月前

TI__Guru**** 2693225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Jay、

您的观察结果是正确的。但 200MHz 大于 CLB 的建议最大频率。
如 TRM 中所述、CLB 时钟的最大频率为 150MHz。如线程 TMS320F28379D：CLB 工作频率 — C2000 微控制器论坛 — C2000︎ 微控制器 — TI E2E 支持论坛和 LAUNCHXL-F28379D：Launchxl-F28379D CLB 时钟频率 — C2000 微控制器论坛 — C2000︎ 微控制器 — TI E2E 支持论坛、不建议以更高的频率运行 CLB。 CLB 频率的这种限制是因为逻辑块逻辑会经过许多逻辑路径。

谢谢
Praneeth

C2000™︎ 微控制器（参考译文帖）

C2000™︎ 微控制器（参考译文帖）(Read Only)

[参考译文] TMS320F28388D：CLB 时钟配置