器件型号: TMS320F28388D
我正在使用 F28388D 微控制器、需要与进行连接 四个 BiSS-C 绝对编码器 游标。 我计划使用 CLB(可配置逻辑块) 模块(可能与 SPI 外设结合使用)可实现 BiSS-C 主接口。
请提供一个 详细的引脚分配和配置 编码器读数?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
器件型号: TMS320F28388D
我正在使用 F28388D 微控制器、需要与进行连接 四个 BiSS-C 绝对编码器 游标。 我计划使用 CLB(可配置逻辑块) 模块(可能与 SPI 外设结合使用)可实现 BiSS-C 主接口。
请提供一个 详细的引脚分配和配置 编码器读数?
Bekir、
设计指南 (https://www.ti.com/lit/pdf/TIDUE73) 提供了 P65x 实现的 I/O 图。 这些 GPIO 是根据 LaunchPad+BoosterPack 引脚排列选择的。 在您自己的设计中、您不会有这种限制。
该图显示了每个 BiSS-C 实例的所有资源需求。 在创建您自己的引脚排列时、请注意 CLB 可以访问的 SPI 实例是特定于逻辑块的、因此我建议先分配该逻辑块 (FRAME_STATE_TILE)。

我们的实现是点对点的。 为了支持多个编码器、可以实现多个接口实例。
I/O 图显示了如何设计一个实例。


此致
Lori