[参考译文] TMS320F280039C：F28003x 上的 EPWM 中断延迟 (~200ns)

Bhandavi、

我刚刚观察到您从闪存运行代码、在这种情况下、 延迟为 200ns、即 120MHz 处的延迟约为 24 个时钟周期、与从闪存执行时的预期中断响应时间一致。 以下是整个过程的时间细分：

1. 中断识别和流水线清空 ：8-12 个周期
2. 上下文保存 ：14-16 个周期（将 CPU 寄存器保存到堆栈）
3. 闪存访问开销 ：5-10 个周期（闪存等待状态）
4. ISR 进入和 GPIO 操作 :3-5 周期

此致、

Sumit

Bhandavi、

请注意、通常是任何数字控制软件代码、建议 ePWM 事件 (CMPA/B、ZERO、PRD) 启动 ADC 转换开始 (SOC)、一旦 ADC 转换完成、ADC 转换结束 EOC 触发 ISR、这样可以确保样本已准备好在 ISR 中进行处理。 我们很少在闭环数字控制中看到 ePWM 触发中断

关于您的问题、尽管 ISR 延迟是不可避免的、但可以通过多种方法来减小此延迟、如下所示：

1.使代码从 RAM 而不是闪存执行：闪存具有等待状态、使代码执行速度变慢。 在初始化期间将关键 ISR 代码和相关函数从闪存复制到 RAM (.TI.ramfunc)。 您可参考 C2000Ware DPSDK 中的一些参考设计代码示例、以了解语法或实现。

2.您可以将此中断设为“HPI I E.高优先级中断。 这样、所有浮点值和指令都将在一个周期内复制。 默认情况下、C2000 中任何给定的中断均为 LPI、如果需要、您需要显式声明为 HPI。 这将进一步减少延迟。

对于 ISR 分析、如果您使用 GPIO、可以像您所做的那样使用位域代码、或使用 HWREG 指令来减少与 API 相关的延迟。

4.默认情况下、GPIO 与 SYSCLK 同步、您可以选择使其异步以减少延迟。

5.经过分析后,这些延迟与您的代码相关,您可以提前触发 ISR 或 EPWM 延迟,这将帮助您抵消这些延迟。

 6.虽然并非在所有器件上都可用、但只要可用、您就可以使用 CLA 代替主 CPU 来执行时间关键型数学密集型控制任务（例如 PI 控制器）。 CLA 可以直接由 ePWM 触发、因此响应速度比 CPU 快得多。

这实际上取决于您的应用程序上列出的解决方案。

此致、

Sumit