请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： TMS320F28P550SJ
您好、champ、
我们的工程师将 SPIPTE 引脚连接至低电平、并使 SPI 模块在 FIFO 模式下运行。 在模式 0、2 和 3 下、主从器件之间的通信良好。 但是、在模式 1（极性=0、相位=1）下、SPI 从器件将失去同步并接收到不正确的数据位。
在 TRM 中、我们发现 TI 不建议始终将 SPIPTE 引脚拉至低电平。 如果是、在编码器应用中使用 CLB 和 SPI 时是否存在潜在问题、例如为 T-format 编码器拉低 SPIPTE？
请告知您的注释、当 SPIPTE 被拉至低电平时、SPI 从器件在模式 1 下失去同步功能、而在其他模式下正常工作的原因是什么？
谢谢。此致、
Luke
