Other Parts Discussed in Thread: TMS320F28384D
器件型号： TMS320F28384D
尊敬的 TI 团队：
在 GPIO ADCINA4/CMPIN2P 上、我正在读取一个电流值、并使用 CMPSS 以内部 DAC 作为阈值来设置跳闸保护。
因此、我不使用 GPIO ADCINA5/CMPIN2N 作为 CMPSS 比较器的负输入、因为负阈值是内部 DAC。
我想了解这一点：
如果比较器使用内部 DAC 作为跳变保护的负阈值、我是否仍可以使用 ADCINA5/CMPIN2N 通过 ADC 测量电压或电流？
或者：
我是否需要将 ADCINA5/CMPIN2N 连接到 GND 以避免对跳闸保护产生问题或干扰？
在这种情况下、建议的配置是什么？
尊敬的 GLAC：
当 CMPSS2 配置为使用内部 DAC 作为其负阈值时、外部 CMPIN2N 引脚为 在内部与比较器电路断开 [1]添加额外的信号。 这意味着您的跳闸保护完全不受您应用到该引脚的任何信号的影响、并且您可以自由地使用 ADCINA5/CMPIN2N 进行标准 ADC 电压或电流测量。
ADCINA5/CMPIN2N 物理引脚被路由至 两条独立的并行路径 器件内部：
| 关断速度 | 目标 | 活动时间 |
|---|---|---|
| ADC 路径中 | ADC-A 模块、通道 5 | 始终可用 |
| 比较器路径 | CMPSS2 负输入多路复用器 | 仅当选择外部引脚时 |
关键是 COMPCTL.COMPDACL 位。 将内部 DAC 配置为负基准时、多路复用器会选择 DAC 输出、然后 断开外部 CMPIN2N 引脚 来自比较器的内部电路[1][2]。 同一引脚的 ADC 路径保持完全正常运行和独立。
该架构在 TRM 中明确记录：连接到 CMPSS 输入的引脚可同时用于 CMPSS 和 ADC、无需任何特殊处理。
μ s 将模拟信号直接连接到 ADCINA5/CMPIN2N 并将其配置为正常的 ADC-A 通道 5 输入 μ s 无需接地 —悬空或信号驱动、当选择内部 DAC [2][4]时、该引脚不会干扰 CMPSS2 跳闸保护 μ s CMPSS2 继续正常运行 使用 ADCINA4/CMPIN2P 作为正输入、并使用内部 12 位 DAC 作为负阈值 保持在 ADC 输入电压范围内。 确保 ADCINA5 上的信号保持低于预期值 VDDA + 0.3V 。 超过此电平会激活一个内部阻断电路，将比较器与外部引脚隔离，这可能会导致比较器输出不正确 — 这还会干扰内部 VREF、从而可能影响共享同一基准的其他 ADC 或 DAC 通道[5]。
设置足够的 ACQPS 以实现 ADC 稳定。 在 ADCINA5 上采样时、配置一个足够的采集窗口 (ACQPS) 以使输入电路完全稳定、尤其是在您的信号源具有不可忽略的阻抗的情况下。 “TRM ADC“一章中的 ADC 输入模型和采样电容值可以帮助您计算所需的最短采集时间[6]。
尽可能减少相邻引脚上的开关噪声。 作为 PCB 最佳实践、应减少 ADC 输入附近引脚上的 I/O 开关活动、以限制电容耦合和串扰[5]。 由于 ADCINA4 和 ADCINA5 在物理上相邻、因此如果您的电流检测信号具有快速瞬变、值得牢记这一点。
ADC 间隔离。 如果您同步对 ADCINA4 和 ADCINA5 进行采样、请注意 TMS320F28384D [5]的 ADC 至 ADC 隔离规格为±2LSB (VREFHI = 2.5V)。
如果您想获得进一步的指导、您将了解：(1) 您计划在 ADCINA5 上测量的信号的电压范围和源阻抗、以确认 ACQPS 的大小调整；(2) 是否需要同时对 ADCINA4 和 ADCINA5 进行采样、这会影响 SOC 配置；(3) PCB 上的这些引脚附近是否有明显的高频开关活动、可能需要额外滤波。
此致、
Zackary Fleenor
