This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28P650DK:CMPSS 斜坡时钟问题

Guru**** 2874030 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1629700/tms320f28p650dk-cmpss-ramp-clock-issue

器件型号: TMS320F28P650DK

您好:
  欢迎您参加今天的活动!
  有客户的问题、您能帮助澄清吗? 非常感谢。

   预分频 设置设置成功。

   关于我的实际测试、RAMPxSTS 根据 RAMPxCLK 执行减法运算、而 RAMPxDLYA 根据 SYSCLK 执行减法运算。

   在 TRM 图像中、RAMPxSTS 和 RAMPxDLYA 都根据 RAMPxCLK 进行减法运算。

   我的 SYSCLK 为 200MHz、在分频配置后、RAMPxCLK 为 100MHz。

   在验证过程中、我发现 RAMPxSTS 根据 100MHz 执行减法、而 RAMPxDLYA 仍然根据 200MHz 执行减法、这与手动图像中的注释不匹配。

   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    斜坡延迟在 PWMSYNC 事件后的系统时钟周期中定义、而斜坡时钟分频器用于从 SYSCLK 获得斜坡发生器时钟。 因此、您的观察结果将与该行为一致。

    此致、

    Masoud