[参考译文] CCSTUDIO-THEIA：0x00E000 (D5RAM) 时 CPU2 RAM 加载失败—验证错误

Other Parts Discussed in Thread: TMS320F28P650DK, SYSCONFIG

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1635573/ccstudio-theia-cpu2-ram-load-failure-at-0x00e000-d5ram-verification-error

部件号：CCSTUDIO-THEIA
Thread 中讨论的其他器件： TMS320F28P650DK、 SysConfig

——

**器件：** TMS320F28P650DK
**工具/IDE:** Code Composer Studio
**主题：**当 D5RAM 包含在链接器命令文件中时、CPU2 项目无法加载到 RAM 中

——

##问题描述

我正在 TMS320F28P650DK 上开发一个双核工程。 当我尝试通过 CCS 将 CPU2 二进制文件加载到 RAM 时、会出现以下验证错误：

——

——

项目**编译时没有任何错误**、但加载/验证步骤在地址`0x00E000`处失败、这对应于** D5RAM**的起始位置。

——

##内存配置

**链接器命令文件 (CPU2)—存储器段：**

**链接器命令文件 (CPU2)—SECTIONS：**

** Sysconfig (CPU1)—RAM 所有权：**

SysConfig 内存所有权与链接器分配匹配—D5RAM 分配给 CPU2。

——

##解决方法

如果我**从 CPU2 链接器命令文件中删除 D5RAM 条目**（即，仅使用 GS0–GS3）、则项目加载成功。

我目前使用此方法作为临时权变措施、但 CPU2 需要 D5RAM、因此我需要正确解决此问题。

——

##问题

通过 CCS 加载时、在 F28P650DK 上为 CPU2 使用 D5RAM 是否存在已知问题？
2.在加载步骤之前、是否需要进行任何额外的初始化或 GEL 文件配置、以便 CPU2 可以访问 D5RAM？
3.在将 CPU2 加载到 D5RAM 之前、CPU1 工程是否需要显式释放或配置 D5RAM？

请提供任何指导。 谢谢你。