[参考译文] F28377D-SEP：ADC 采集

您好、Reshma、

当采样电容器没有足够的时间充电时、 错误主要影响 LSB、而不是 MSB。 T 要达到额定分辨率、信号源必须将内部采样电容器充电至真实信号电压的 0.5LSB 以内。  采集时间不足意味着不符合该建立标准、残留误差首先以较低阶位显示。

基准的 4 周期最小值实际上与对应 75ns 绝对最小采样窗口 指定的输出电压。  该最小值假设具有低源阻抗（≤50Ω） 和）和干净的信号环境。 如果有外部噪声、请将采集窗口增加到 200-300ns。 您可以继续增加 采集窗口、直到信号完全稳定。

ADC 模块所有权不能拆分：  将 ADC 模块分配给内核后、该模块内的所有通道都属于该内核。  默认情况下、包括 ADC 模块在内的所有外设均由 CPU1 拥有

TMS320F28388D 具有的确切部分 ADC 模块实现 。 每个模块包含一个 单个采样保持 (S/H) 电路 这意味着单个模块内的转换始终是连续的。 整个器件只有 4 个 S/H 电路、因此无论使用一个内核还是两个内核、真正同步转换的最大数量均为 4 个。

注释 :同时确认您是否在中操作 12 位或 16 位模式 、因为 16 位模式的最小采集窗口是 320ns

您好、Reshma、

CS 是进入 ADC 的信号 RC (RSC) 网络的一部分。 增加采集时间对减少增益和失调电压误差没有帮助。 您需要执行 TRM 中所述的增益和零失调电压校准。

尊敬的 Reshma：

感谢您编译这个详细的表、很高兴看到您已投入大量精力来分析 ADC 参数！ 它表明对这些要求有很好的理解。

关于您对采集时间和精度的问题、我们来更深入地了解一下。 正如 Stevan 指出的、采集时间不足主要影响 ADC 输出的 LSB。 内部采样保持电容器需要时间充电、如果它没有完全稳定、所产生的误差会首先显示在较低阶位中。 该误差不一定是对称的、并且可以在任一方向上偏置。

确定最佳采集时间：

虽然数据表指定了最短采集时间 (12 位为 75ns、16 位为 320ns)、但这些都是理想条件下的采集时间。 根据您的电路参数计算出的 109ns（12 位）和 320ns（16 位）值是一个更好的起点。 我建议按照以下步骤进行微调：

1. 从计算得出的最坏情况采集时间开始。
2. 测量 ADC 输出以获得稳定的直流电压 并收集大量读数（例如，1000）。
3. 分析数据： 查看均值（用于确定偏移）、标准差（用于量化噪声/不稳定性）和分布的直方图。
4. 会逐渐增加采集时间 （例如 50-100ns）重复测量、直到达到可接受的精度和稳定性。 存在收益递减的问题、因此不要过度增加。

关于增益和失调电压误差：

您是正确的、增益和失调电压误差会影响多个 LSB。 增加采集时间并不能解决这些误差。 您需要实现 TRM 中概述的增益和失调电压校准程序。

CS 值（采样电容器）：

您正确地指出、TRM 计算缺少 Cs 值。 有关采样电容器的精确值、请参阅数据表的 ADC 模块部分。 确认数据表值对于准确计算至关重要。

回顾一下、重点是使用计算得出的最坏情况采集时间作为起点、然后迭代测试以找到适合您的应用和环境的最佳设置。

如果您对这些问题有任何进一步的疑问或需要澄清、请告知我们。

此致、

Zackary Fleenor