[参考译文] TMS320F28388D：询问 F28388D 上 EMAC 与 EMIF1 之间的 RMII 时钟连接和 GPIO 多路复用器冲突

Other Parts Discussed in Thread: DP83822I

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1633199/tms320f28388d-inquiry-regarding-rmii-clock-connection-and-gpio-mux-conflict-between-emac-and-emif1-on-f28388d

器件型号： TMS320F28388D
主题： DP83822I 中讨论的其他器件

我目前正在使用设计一个系统 DP83822I 其中 PHY 充当主器件。

在此配置中、我理解这一点 引脚 1 (CLKOUT) DP83822I 提供 50MHz 参考时钟。 我打算将该时钟信号连接到 F28388D 。 根据数据表、 GPIO73 指定为ENET_RMII_CLK输入。

但是、我面临引脚多路复用冲突。 我也在使用 EMIF1 可以与外部连接 SDRAM 、这需要 GPIO73 用作EM1D11（数据线 11）。

请说明以下几点：

1. 时钟输入灵活性： 是否可以ENET_RMII_CLK将输入重新分配到 F28388D 上 GPIO73 以外的 GPIO？

2. 替代解决方案： 如果 RMII 时钟输入固定到 GPIO73、建议同时使用 EMAC (RMII) 和 EMIF1 (SDRAM) 的解决方案是什么？

3. 主设备/从设备配置： 如果必须将 PHY 保留为 RMII 时钟主器件、是否有任何建议的硬件权变措施？

我期待您的专业指导。 此致。