部件号: TMS320F28386D
大家好:
我当前正在使用 CLB 对三个 PWM 信号进行异或运算。 通过下面的示例 12、我能够成功生成生成生成的 EPWMxA 信号。
但是、这种方法仅适用于 EPWMxA。 当我对 EPWMxB 信号应用相同的异或操作时、生成的 EPWMxB 输出不满足所需的死区时序。
任何人都可以建议一种正确的方法来处理此问题、或建议一种保持正确死区行为的替代方法?
提前感谢您。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
部件号: TMS320F28386D
大家好:
我当前正在使用 CLB 对三个 PWM 信号进行异或运算。 通过下面的示例 12、我能够成功生成生成生成的 EPWMxA 信号。
但是、这种方法仅适用于 EPWMxA。 当我对 EPWMxB 信号应用相同的异或操作时、生成的 EPWMxB 输出不满足所需的死区时序。
任何人都可以建议一种正确的方法来处理此问题、或建议一种保持正确死区行为的替代方法?
提前感谢您。
您好 Hoang、
抱歉、我问您 在使用 CLB 进行异或运算后、是否尝试将信号反馈回死区子模块。 我看到情况并非如此。
您对示例 12 的理解是正确的、得到的和/或运算的 EPWM 信号取代了 EPWMxA 的输出、然后将其导出到其 GPIO。
这通过在覆盖输出选项中选择正确的输出来实现。 为了对 EPWMxA 执行此操作、示例使用 Output0、即 OUTLUT0。 但对于 EPWMxB、您需要使用输出 2、即 OUTLUT2、如下表所示。 能否确认您使用的是要覆盖的正确输出?
