[参考译文] TMS320F28P659SH-Q1：对数字信号使用 AIO 或 AGPIO 而不是 GPIO 有任何缺点？

您好、 Anber：

好问题、很明显您已经完成了 TRM 和数据表的全面作业。

数字接口 AIO/AGPIO 与标准 GPIO 的缺点

需要注意以下实际的功能和电气差异：

1、AIO 引脚仅为输入。 它们根本无法驱动数字输出[1]。 这会立即将它们排除在任何双向或输出驱动的数字接口上。 相比之下、AGPIO 支持全双向数字 I/O [2]。

2.相邻模拟通道的串扰。 这是除了您已经找到的 dv/dt 注释之外的主要电气问题。 AIO 或 AGPIO 引脚上具有尖锐边缘的数字信号可以耦合到相邻的模拟信号[1]。 这可能会导致持续时间高达 50ns 的错误 CMPSS（比较器子系统）事件[1]。 因此、即使您不担心数字信号本身有噪声、也有可能会破坏相邻的模拟测量。

3. AGPIO 路径中的串联电阻。 AGPIO 模拟引脚路径包括一个 53Ω 串联开关电阻[1]。 虽然这不会影响慢速接口的数字逻辑电平、但与标准 GPIO 相比、它确实会影响驱动强度和边沿速率、而标准 GPIO 可能对更快的协议很重要。

4.最佳实践 — 尽量减少 ADC 输入附近的 I/O 活动。 数据表明确建议减少 ADC 输入和 VREFHI 引脚相邻引脚上的 IO 活动、以限制电容耦合和串扰[3]。

哪些接口应该优先选择仅 GPIO 的标准引脚？

对于任何具有快速边沿速率或严格时序要求的协议（SPI、高速 UART 或任何对信号完整性至关重要的接口） 、优选标准 GPIO 引脚。 53Ω 串联电阻和串扰风险使得 AIO/AGPIO 引脚对于这些引脚不太可靠。 更慢、时序关键型信号（例如简单状态标志，低速使能线路）对 AGPIO 的使用能力更强、前提是相邻通道不执行敏感的模拟测量。

未使用的引脚处理：AIO/AGPIO 与 GPIO

关于表 5-12、这是一个很好的了解。 主要区别如下：

直接回答您的问题： 处于默认状态的 AGPIO 引脚已与模拟域和数字域断开连接[1]、因此在不使用时、无需额外配置、这些引脚本质上就会安全。 对于 AIO 引脚、由于它们默认为模拟模式、且 GPIO 处于高阻抗[1]、并且它们与 GPIO 相关联、因此应遵循表 5-12 中的标准 GPIO 未使用引脚实践、以确保处于已知的安全状态。

因此是的— 对于未使用的引脚、最好使用 AGPIO 默认断开状态 、而不是需要显式配置 GPIO。 但是、如果您有未使用的 AIO 引脚、请将其视为关联的 GPIO、并应用表 5-12 指南。

摘要

• 对于需要快速边沿、精确计时或在有源模拟通道附近进行双向通信的数字接口、可以使用标准 GPIO 引脚。
• 如果您控制边沿速率并且没有相邻模拟通道处于活动状态、则 AGPIO 可用于较慢的数字 I/O。
• AIO 仅限于数字输入 — 不适用于大多数数字接口。
• 对于未使用的引脚： AGPIO 的默认断开状态是最安全的、无需配置；AIO/GPIO 未使用的引脚应遵循表 5-12 实践。

如果您需要了解设计的特定引脚分配或接口布线、请告诉我。

1. TMS320F28P65x TRM (SPRUIZ1B)
2. TMS320F28P65x 数据表 (SPRSP69D)-第 5.5.2 节
3. TMS320F28P65x 数据表 (SPRSP69D)-最佳实践

此致、

Zackary Fleenor

您好、Andrew、

欢迎您！ 很高兴以前的信息是有帮助的。 澄清一下是对的、原来的问题很宽泛、您探讨了关于模拟信号完整性的一个非常具体且重要的注意事项。

使用 AGPIO 与 AIO 进行模拟信号测量–噪声注意事项

是的,在直接测量模拟信号时,AGPIO 和 AIO 之间的潜在噪声性能有*的差异,尽管它是细微的。

• AIO（仅限模拟输入）：这些引脚*专为模拟输入而设计。 它们具有专用的输入保护和针对信号采集进行了优化的较低内部电容。 这通常意味着会有稍好的噪声性能和更高的信号保真度。
• AGPIO（模拟 GPIO）：**正如我们之前讨论的、AGPIO 引脚虽然可用作模拟输入、但在信号路径中本身具有 53Ω 串联电阻。 该电阻与引脚的寄生电容相结合、可能产生稍高的本底噪声、尤其是在较高的频率下。 启用 GPIO 功能的开关操作也会引入少量额外的噪声耦合。 不过、在设计良好的系统中、这通常是最小的。

建议： 如果可能、并且如果您的应用允许在设计期间选择引脚类型、则直接模拟信号测量通常首选 AIO 引脚。 它们提供了更干净的路径和稍好的噪声特性。 但是、除非遇到已知噪声问题、否则不要对其进行过度设计。 *CAN*的差异很小、而且 AGPIO 非常适合用于许多应用中的模拟测量。

RC 滤波器注意事项

使用 RC 滤波器后、您完全正确！

• AIO：**对于给定输入信号*、所有 AIO 引脚的 RC 滤波器计算可以相同。 它们具有模拟输入的预期一致输入阻抗。
• AGPIO：**在计算 AGPIO 输入的 RC 时间常数时、您*必须*考虑 53Ω 串联电阻。 这将导致 RC 电路中的总电阻*较低*、因此会产生*较快*的滤波器响应（时间常数较短）。

53Ω 的影响：这意味着您可能需要调整 RC 滤波器中的电阻值、以在使用 AGPIO 引脚时实现相同的所需滤波效果。 ‘考虑 53Ω、可能会使滤波器的抗辐射性“不如预期、从而可能允许更多的高频噪声通过。

重要说明： 计算滤波器的截止频率时、不要忽略 ADC 输入电容（数据表中指定）。 更精确的计算将使用两个电阻（包括 AGPIO 的 53Ω）*和* ADC 输入电容。

如果您对滤波器设计、降噪或引脚选择有任何其他问题、我们来开始一个额外主题。 很高兴帮助您为应用程序选择最佳配置！

此致、

Zackary Fleenor

您好、Andrew、

欢迎您入住–很高兴我们能深入了解详情！ 您的问题非常好、并充分理解了潜在的细微之处。

GPIO–未连接良好

您的计划是将未使用的标准 GPIO 引脚保持未连接状态、并且能够根据需要使用内部电阻器将其配置为输入/输出、这与数据表建议完全一致（表 5-12）。 这在开发过程中提供了灵活性并避免了不必要的加载。

AGPIO–默认最好是断开连接

您正确理解了我的建议。 将 AGPIO 引脚保持未配置状态（允许它们保持断开连接）是最简单且最安全的方法。 无需采取进一步措施。

AIO–重新考虑 VSSA 连接、优先选择上拉

您在这里遇到了一个非常重要的细微差别。 将未使用的 AIO 引脚直接连接到 VSSA (AGND) 并非*不正确*、但可能*不是最佳*。 您的抗噪的初始推理是有效的、但它会引入直流路径。 因此、我建议使用上拉电阻器方法：

• 悬空输入问题：使 AIO 完全悬空可能会使其容易受到噪声的影响、并可能导致误触发或意外行为、尤其是在电磁干扰 (EMI) 较强的环境中。
• 内部上拉优势：将 AIO 配置为数字输入并且启用内部上拉电阻时、会在该引脚未被主动驱动时提供定义的逻辑状态（高电平）。 这有助于避免悬空、并使引脚更可预测。 此外*当您正确指出*时、这也与未使用 GPIO 引脚的数据表指南匹配、从而保持设计一致性。
• 较低的电流消耗：最好使用上拉电阻、而不是直接连接 VSSA、因为它会降低未使用状态下的电流消耗。

因此、我建议在启用内部上拉电阻的情况下将未使用的 AIO 引脚配置为数字输入。 这种做法将噪声抗扰度与定义的逻辑电平进行了平衡、并符合针对未使用 GPIO 的建议做法。

DAC 引脚 N2（169NMR 封装）–ADC 输入

你是正确的谨慎！ 在 169NMR 封装中、引脚 N2 基本上*设计为 ADC 输入*、即使可以*配置为可选的 DAC 基准电压。 它与 ADCINx 相关。 因此、在未使用的引脚处理做法中、应将其视为 ADC 输入引脚。 对于未使用的 ADC 输入、请遵循数据表中的建议。 出于未使用的配置目的、请勿*将其视为 DAC 引脚。

扼要重述：

• GPIO：未连接、可配置。
• AGPIO：未配置（断开连接）。
• AIO：配置为数字输入、并带有内部上拉电阻。
• 引脚 N2 (169NMR)：ADC 输入 — 遵守 ADC 未使用引脚指南。

如果您希望我详细说明其中的任何一点、或者您还有其他问题、请告诉我。 最好提前解决这个问题、避免稍后在设计中出现潜在问题！

此致、

Zackary Fleenor

您好、Andrew、

我想跟进一个月前我们关于未使用引脚配置的讨论。 我希望最后一次关于 GPIO、AGPIO、AIO 和 DAC 引脚处理的响应有助于您做出设计决策。

我正在办理登机手续、以查看是否：

1. 您能够成功实现我们讨论的未使用引脚配置（尤其是作为带内部上拉电阻的数字输入的 AIO 引脚）？
2. 您对 169NMR 封装中的引脚 N2 或任何其他未使用的引脚处理还有任何疑问？
3. 您的设计已经取得进展、一切都能按预期运行？

如果您已解决所有问题、并且您的设计进展顺利、那就太棒了！ 请随时将此主题标记为已解决。 但是、如果您在实施过程中遇到任何与模拟性能、滤波器设计或引脚配置相关的新问题、我很乐意继续讨论。

此外、如果您已经了解设计的其他方面（电源时序，外设配置等）、请不要犹豫、立即开始新主题。 我们随时帮您确保 TMS320F28P659SH-Q1 设计取得成功。

期待了解您的项目进展情况！

此致、
Zackary Fleenor