请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： TMS320F28P650DK
您好：
我正在尝试使用 CMPSS DACL 实现 DAC 到 ADC 环回安全机制、例如 TRM 中提供的功能。
我看到了 F28377D-SEP 中提出的主题：ADC–DAC 环回：在电压开启时增加失调电压
但在我的例子中、失调电压完全超过 100 个计数的差异、这里有一些屏幕截图和读取 ADC 小于从 CMPSS 生成的 DAC
对于 CMPSS1 的 DACVALS 中的 0xFFF：
0x900
对于 0x200：
我预计 ADC 至少会在 0xFFF 处饱和
环境上下文：
DAC 通过 3V3 供电、ADC 使用内部基准 1v65、在鉴定板以及我们嵌入了 F28P65 的产品 PCB 上进行了测试（结果相同）
使用强制转换方式、ADC 每 1ms 转换一次
我想知道这种行为的根本原因是什么（因为一切都是内部的，不可能执行测量）？
感谢您的支持！
