Other Parts Discussed in Thread: TMS320F28388D
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： TMS320F28388D
大家好！
我正在使用 TMS320F28388D、并实施多核引导加载程序 (CPU1 作为主器件、加上 CPU2 和 CM)。
我想阐明针对不同内核进行闪存编程的存储器访问模型。
从 TRM 存储器映射中、我看到：
- CPU1 (C28x) 有自己的闪存地址空间
- CPU2 (C28x) 也有自己的闪存区域
- CM (Cortex-M4) 具有单独的闪存区域（0x0020xxxx 范围）
但是、我无法找到以下两种地址的任何 CPU1 可访问别名地址的明确说明：
- CPU2 闪存
- CM 闪存
我的理解是：
- CPU1 无法直接访问 CM 闪存或对其进行编程
- 根据映射/所有权、CPU1 可能有权也可能无法直接访问 CPU2 闪存
- CM 闪存编程必须由 CM 本身通过其闪存 API（可能通过 IPC 触发）完成
有人能否确认以下几点？
- CPU1 到 CPU2 闪存是否有任何存储器别名或直接地址映射？
- CPU1 是否有任何存储器别名或到 CM 闪存的直接地址映射？
- 或者、CPU2 和 CM 闪存是否完全超出 CPU1 存储器映射、需要基于 IPC 的方法或自编程方法？
- CPU1 是否有任何支持的 TI 机制可以使用 F021 闪存 API 直接对 CM 或 CPU2 闪存进行编程、或者这种严格地针对内核？
我想确保没有误解硬件存储器架构或缺少支持的引导加载程序方法。
提前感谢您所做的任何澄清。
