This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] F29H850TU:数据表中缺少 VDDIO 至 VDD 上电延迟规格

Guru**** 2985430 points

Other Parts Discussed in Thread: F29H850TU

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1662440/f29h850tu-vddio-to-vdd-power-up-delay-specification-missing-from-datasheet

器件型号: F29H850TU

我们正在为 F29H850TU 设计电源序列、并参考数据表的电源管理部分 (SPRSP93D)。 文档引用了一个名为的参数
VDDIO-MON-TOT-DELAY
 
、定义外部 VREG 模式下上电期间 VDDIO 与 VDD 之间所需的延迟。
但是、该参数的实际数值似乎不会记录在数据表的电源管理电气数据和时序表中。
请提供:
  1. VDDIO 达到其工作电压与 VDD 被允许斜升之间所需的最小延迟?
  2. 是否有指定此参数的相关时序图或应用手册?
  3. VDDIO 和 VDD 之间是否存在最大允许延迟?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Lenio,

    我们会将该线程分配给正确的所有者、并返回给您。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Lenio、

    表 6.16.1.5.1 电源管理模块运行条件第 9 行 VDD33 - VDD12 延迟中的参数是 3.3V 斜坡和 1.25V 斜坡之间的延迟。  外部 VREG/BOR 模式序列图中与此相关的定义是、该值是从 VDDIO 清除 VDD 阈值以及 VDD (1.25V) 开始斜升之时开始测量的。  对于 F29H85x 系列、最小延迟为 0、这意味着 VDD 可以在 VDDIO 超过 BOR 阈值时立即开始斜升。  此参数没有最大延迟。  当 VDD 在 VDDIO 斜升后几百 ms 或几秒钟导通时、器件可以运行。

    希望这能回答您的问题。

    此致、

    Joseph