This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F280049C:ADC 噪声

Guru**** 1997655 points
Other Parts Discussed in Thread: INA181, TMS320F280049, C2000WARE
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1074382/tms320f280049c-adc-noise

部件号:TMS320F280049C
线程中讨论的其它部件:INA181TMS320F280049测试C2000WARE

你(们)好

我使用 TMS320F280049CPM (64引脚版本) MCU 开发了三相 PMSM 电机控制板,用于相电流感应我使用 INA181A2电流感应放大器,并用于相电压感应我直接将分割的电压连接到 ADC 输入。

不幸的是,在硬件验证期间,我发现 ADC 噪音太大,下面是总结:

1.连接到直流电压的 ADC,来自电池,并除以用于 SAR ADC 的 S/H 目的的电阻器和 Cbucket,从大约200000个数据中,总是有另外两个意外值,这两个值的概率相当高, 根据 C 铲斗值,标准偏差在0.5-1之间。

2. ADC 连接到直流电压,但现在来自内部 DAC,此实验具有类似的结果,无1。

3.连接至 INA181A2 (由 TMS320 DAC 偏置1.65V)的 ADC,其输入差分滤波器短接在一起(假设不会开发差动电压),根据 TINA 模拟,我预计1MHz BW 的总噪声约为1mV (12位3.3V ADC 只有1位错误,参考), 但不幸的是,我得到了10个意外值,标准偏差为2.26,数据约为200,000。

4 ADC 连接到 TMS320 PGAOF,并将其内部 R 200Ohm 和外部150pF CAP 用作 RC 存储桶。 PGA 增益设置为3倍,输入连接到蓄电池并由电阻器除以。 这次我甚至得到了30多个意外结果,标准偏差4.9来自大约200,000个数据。

在此验证过程中,为确保降压转换器不会发出切换噪音,高压总线的降压转换器输入保持浮动,因此不起作用。 MCU 和 INA181由电池和 LDO 提供。

据我所知,我已经尝试开发出尽可能理想的 PCB (我也在附件中提供相关的 PCB 图像),通过使用从 INA181到 MCU 的非常近的实心接地平面,使用屏蔽接地线进行长距离跟踪。 TMS320和 INA 推荐的去耦合帽,且放置位置非常接近它们,只有在 INA181之后没有反走样滤波器,因为它将在当前循环控制器上增加磁极零(TMS320启动板中也没有反走样滤波器)

有关我的实验的更多信息,请参阅随附的文件。

不幸的是,由于 MCU 损坏,我无法将此结果与 tms320f280049启动板进行比较。 我尝试订购 MCU,但所有商店都没有库存:(  

请分享您在噪声性能方面使用此 MCU ADC 和 INA181的经验

谢谢,致以诚挚的问候

埃文

e2e.ti.com/.../TMS320F28004-ADC-noise-result.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Evan,您好!

    感谢您详细描述了该问题并提供了出色的支持数据!

    根据您的报告,某些频道看起来性能良好(单模态分布,在20万次转换中可能有4-6个代码宽,0.5-1 LSB 标准偏差),因此我认为 ADC 可能基本上运行良好。  检查 VDDA 电压,设备 SYSCLK,SYSCLK 至 ADCCLK 分压器以及 VREFHI/LO 电压和连接仍然值得理智。   

    我没有完全了解所有布局,但我认为整体看起来非常好。   

    因此,我们仍然缺少的一个关键信息是(1)这些通道的 S+H 时间是多久-由 ADC SOC 配置的 ACQPS 设置设定(2)每个通道的采样速度是多快,(3)在这些通道之前立即采样 有问题。  这是为了确定解决时间不足或内存交叉通话是否存在问题。  有关    确定给定信道上的适当 S+H 时间或采样率的一些设计准则,请访问 www.ti.com/.../spract6.pdf 和 www.ti.com/.../spracv0.pdf。   

    例如,INA181看起来具有~300kHz BW,这可能是驱动 ADC 的较慢的一端,然后有一个1kohm 系列电阻器,可能会进一步降低输入稳定的速度。  作为一项快速实验,您可以尝试增加该通道的 S+H 和/或用10欧姆替换1千欧电阻。  

    我还会小心不要使用电池作为测试电压;我没有看到这实际上会产生良好稳定的低噪声电压。  相反,请使用长度最小的实验室功能发生器(并在可能的情况下进行屏蔽)电缆连接。   https://www.ti.com/tool/PSIEVM 也是 获得低噪声直流或交流测试信号的理想工具。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好,德文

    感谢您的回复

    在我使用 C2000Ware MotorControlSDK 3.03进行测试期间,我使用其原始设置: SYSCLK 100MHz, ADCLK 分隔器为2,但我将 ADC TSH 提高到1790nS (ADC TSH+Teoc = 2000nS),ADC 采样率为10kHz (user_PWM_FREQ_kHz = 20, user_TRIC_ING_IS_PER_2)

    INA181A2 BW 是210KHz,这与10.5MHz UGBW 相关,我无法通过使用10ohm 电阻器,从 TI 的精密实验室培训视频中快速驱动 ADC:  TIPL4406 R-C 组件选择背后的数学,通过使用 TMS320C28004pc SAR ADC  csh 7.5pF 和 rsh 860 Ohm,我们获得 cfilt = 150pF 和 Rfilt 390Ohm 345nS TSH (需要9.9MHz UGBW)。 关于1Kohm 系列电阻器仅用于降低 BW (1790nS TSH 仍足以支持1Kohm Rfilt),使用 TINA 软件的模拟结果如图14和15所示(请参阅我的新附件文件), 可以看到1Kohm 或390ohm 的过滤和 TSH 1790nS 给出小于0.5LSB 错误)

    从我的上一份报告中,我实际上对结果不满意,即使 STDev 也在0.5-1左右(200k 转换后的5-9错误代码),因为 直流电压直接应用于 ADC 输入,在这种情况下,我预期不会出现错误代码。 即使在尝试驱动 INA181A2的 ADC 时 ,直方图也会变成双模式分布。

    关于电池供电,实际上我只想确保为系统提供清洁的直流电源,因为我还添加了与电池平行的1000uF 固态聚合物盖。

    然后,我再做一些实验,你可以参考我的新附件文件中的图10-13。 通过 以下实验,来自 INA181A2驱动 ADC 的双模式分布现已消失,STDev 也更好,从2.3 (14-15错误代码)到1.4 (10-11错误代码):

    如图10所示,合并 INA Vcc 和 ADC Vcc。 只有3V3 LDO,直接由直流电源或电池供电,使用或不使用470uF 固态聚合物电容不会产生任何差异。

    2.如图11所示,合并 INA Vcc 和 ADC Vcc。 LDO 或降压转换器从直流电源的15V 降压,LDO 和降压转换器之间没有差异,使用或不使用470uF 固态聚合物电容也没有显著差异。

    3.由5V (LDO 或降压)提供的 INA 和由3V3 LDO 提供的 ADC,如图12所示。 必须 在5V 降压和3V3 LDO 之间达到470uF 才能得到改善。 降压15V 至5V 的 LDO 和降压之间没有差异。

    您认为单独的 Dgnd 和 AGND 接地平面是否可以提高 ADC 的噪声性能? 从许多文献 中可以了解到高分辨率 ADC 的 PCB 布局指南和接地建议-数据转换器论坛-数据转换器- TI E2E 支持论坛 , MT-031: 接地数据转换器并解决“AGND”和“DGND”的神秘问题(analogue.com) ,它们不建议使用这种想法(2平面),即使 TMS320C24009发布板也对 AGND 和 Dgnd 使用单个接地平面, 但他们建议将数字和模拟电路(实际上是我在主板上制造的)分开,而不是拆分 Dgnd 和 AGND 接地平面。 并在 ADC 处使用极低阻抗平面连接 dgnd 和 AGND (ADC 的 Dgnd 引脚也应连接到 AGND 平面)。 但这在我心目中又提出了另一个问题,因为我使用集成 ADC 和 MCU。 C280049C 的 ADC 数字电路连接到哪个接地针脚? 它是否也连接到 VSSA 或 VSS?

    谢谢,致以诚挚的问候

    埃文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    很抱歉我忘记了附件,这里是: e2e.ti.com/.../TMS320F28004-ADC-noise-result-R1.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Evan,您好!

    在分割模拟/数字接地平面上:这可能是一个很好的设计选择,但如果您做得不正确,您也可能会使噪音变得更糟。  一种可能性是分割平面,确保将所有信号路由到与其新平面相关的所有信号(模拟平面上的模拟信号,数字平面上的数字信号) 但是,最后删除了分割。 这将使您物理分离模拟和数字信号及其返回路径,这将为您 带来最大的好处,而不会导致问题(如果您通过一个平面路由信号,则会出现问题)。 但实际上,它应该被引用到另一个平面上,或者如果您意外地将信号路由到平面的分割上)。   

    在内部,ADC 的数字部分(包装器,逻辑等)引用到数字接地 VSS,而模拟电路(ADC 输入 mux,S+H,转换器等)引用到模拟接地 VSSA。  如果分割了基准面,通常会在设备正下方的一个点处连接它们。

    您可能会留意电池电源中的低频噪音问题。  如果捕获时间更短(仅 限几个100个代码),标准偏差是否会改善?   

    很高兴看到您正在做出一些改进。 关于 INA 输入的另一个问题:您似乎将针脚短接在一起,但您是否也在此处驱动直流电压,还是让输入浮点?  如果浮动,它所浮动的任何电压是否可能超出公共模式范围(或者周围的电压可能导致一些输入噪声)?    

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好,德文

    根据您的建议:首先分割平面,并根据其 GND 平面路由数字和模拟,然后连接 C2000底部的这两个平面,  

    1.您的意思是,在末尾将只有一个实心平面(无切口,/分离), 但是,由于 PCB 布线过程中,基准面最初是分开的,因此将迹线和组件放置并布线,并将每个专用接地平面的顶部(如左侧图所示),或者 将地势和地势平面物理隔离, 但是,在 ADC / C2000 MCU 的底部组合在一起,如右图所示。 哪一项是正确的?

    2.如果您的意思是 ,两个 GND 平面保持“分离”,但在 ADC 底部组合在一起(如右图所示),将会出现接地回路,因为在散装层,我们也合并了这两个平面,或者我们应该只连接其中一个平面吗?

    <Devin>  您似乎将针脚短接在一起,但您是否也在此处驱动直流电压,还是让输入浮点?  如果浮动,它所浮动的任何电压是否可能超出公共模式范围(或者周围的电压可能导致一些输入噪声)?

    实际上我都这样做了: 只需短接2个输入并保持其浮动(仅取决于 INA CMRR) ,并将短接引脚连接到接地, 噪声直方图或 STDev 非常相似,大约为1.42。

    谢谢,致以诚挚的问候

    埃文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Evan,您好!

    是的,建议分离地面飞机,传送信号,但最终使用组合飞机将在左侧产生与您的图片类似的效果。  只有一架统一的地面飞机没有任何切口。 最终,这仅仅是通过最初添加硬边界的附加步骤物理隔离模拟和数字电路。 虽然这不是最佳选择,但这将通过在地面上增加切割来避免使事情变得更糟的风险,这会导致一些路由不良的信号占用很长的路由返回路径。

    在第二种情况下,如果地面在一个点处连接(“星形连接”),我们希望完全剪切平面并仅在一个点处连接(通常使用0欧姆电阻器或可能使用 EMI 磁珠)。  我们当然仍希望回流电流尽可能流过各自的平面,而不需要切割(物理分离,如上一个解决方案所述)。    但是,正如您指出的那样,在这种情况下,当然可以引入接地回路,特别是当系统/ PCB 变得更加复杂时。   例如,如果电缆连接或子卡连接带有混合的模拟和数字信号(或者控制器板本身是子卡,可能是要控制电源电子设备的板),则很难维护一个接地点。