请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：C2000WARE-DIGITALPOWER - SDK “线程： C2000WARE”中讨论的其它部件
你(们)好
我在 GT 逆变器项目中使用数字电源 SDK 中基于 Sogi 的1PH PLL 块。
交流频率=50Hz
ISR 频率= 20k
网格频率在49.78Hz 至50.25Hz 之间变化
如指南中所述计算的 b0和 b1值。
但当网格频率为50 Hz 时，我会出现相位误差，当频率进一步增加时，相位误差会更严重。 频率低于50Hz 不会导致错误。 即使在49.8Hz，它也能提供正确的相位。
更改了 b0和 B1值，以查看是否有任何更改，并且没有任何更改。
但我注意到，当我插入50.2Hz 而不是50Hz 作为 交流频率时，发生错误的点会进一步改变。
现在，它在50Hz 时提供了正确的相位。 但是，当频率增加时，再次出现错误，但这次它比上一个情况发生的频率值更远。
这真的很糟糕，因为我在项目中使用 PR 谐波控制器，谐波控制器工作正常，相位值正确。
但是，当发生上述情况时 ，谐波控制器将谐波添加到输出中，而不是减少输出。
这是什么原因。
我也不理解“k”值对该 PLL 代码的作用。
此致
达米斯
