• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 9 个回复
  • 名订阅用户 1 名订阅用户
  • 次查看 462 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F2.8022万：IIC问题：第一位数据设置时间计算

admin
Guru**** 2044370 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/573515/tms320f28022-iic-issue-first-bit-data-setup-time-calculation

部件号：TMS320F2.8022万

大家好，

 根据I2C规范， 在标准模式下，数据设置时间大于250ns， 在快速模式下，数据设置时间大于100ns；   但未显示 F2.8022万 I2C用户指南中的详细计算， 该指南仅定义了如何在主模式下计算低持续时间和高持续时间，而没有描述 从属模式；  

 您是否可以帮助说明如何计算从属模式的第一位设置时间？

 期待您的回复，谢谢。

此致

本杰明

  • 0
    TI__Guru**** 2044370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Benjamin，

    如果模块时钟(在预分频器之后)介于7和12 MHz之间，则设置时间应符合I2C规范。 您能告诉我您的CPU频率和I2C预分频寄存器值吗？

    谢谢！
  • 0
    TI__Guru**** 2044370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Adam：
    SYSCLKOUT为50MHz，I2C模块时钟配置如下所示，在此配置下，数据设置时间为256ns；
    I2caRegs.I2CPsc.all = 4；
    I2caRegs.I2CCLKL = 10；
    I2caRegs.I2CCLKH = 5；

    如下所示修改配置，数据设置时间为376 ns；
    I2caRegs.I2CPsc.all = 5；
    I2caRegs.I2CCLKL = 9；
    I2caRegs.I2CCLKH = 6；

    此外，F2.8022万还作为从属设备工作。

    期待您的回复，谢谢。

    此致
    本杰明
  • 0
    TI__Guru**** 2044370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    任何一种配置都应该正常。 如果您想要更长的设置时间，您可以使用预分值5，但我看不到任何原因。
  • 0
    TI__Guru**** 2044370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Adam：
    问题是如何计算F2.8022万作为从属设备工作时的第一位数据设置时间，您可以对此提供帮助吗？
  • 0
    TI__Guru**** 2044370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我将询问设计团队。 可能需要几天时间才能得到答案。
  • 0
    TI__Guru**** 2044370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    亚当
    非常感谢您的支持，期待您的回复。

    本杰明
    此致
  • 0
    TI__Guru**** 2044370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    根据设计团队的说法，SDA在SCL变低后驱动五个I2C模块时钟。 模块时钟频率等于SYSCLK除以预分频器。
  • 0
    TI__Guru**** 2044370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我还询问了在从属发射器模式下时钟拉伸后的设置时间。 在这种情况下，模块在驱动SDA后释放SCL六个模块时钟周期。

  • 0
    TI__Guru**** 2044370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    亚当
    非常感谢您的支持。 此线程可以闭合。谢谢。

    此致
    本杰明