您好，
在15.3 解释 ePWM时基子模块的15.3 ．2.1 和EPWMCLK．2.2 部分中，提到了系统时钟的分隔器EPWMCLKDIV，默认值为EPWMCLK =
SYSCLKOUT / 2. 时基子模块图也显示相同的值(ClkCfgRegs.PERCLKDIVsel[EPWMCLKDIV])。 但是，如果我检查了2.14 ．1.2 CLK_CFG_regs寄存器部分， 我在寄存器说明中看不到PERCLKDIVSEL或任何字段EPWMCLKDIV的任何偏移。 此外，如果我在f2.8004万x_sysctrl.h中检查结构的定义，我无法找到与ePWM分隔符对应的任何字段
结构CLK_CFG_regs｛
UINT16 rsvd1[2]；//保留
联合CLKCFGLOCK1_REG CLKCFGLOCK1;// CLKCFG寄存器的锁定位
UINT16 rsvd2[4];//保留
联合CLKSRCCTL1_REG CLKSRCCTL1;//时钟源控制寄存器-1
联合CLKSRCCTL2_REG CLKSRCCTL2；//时钟源控制寄存器-2
联合CLKSRCCTL3_REG CLKSRCCTL3；//时钟源控制寄存器-3
联合SYSPLLCTL1_REG SYSPLLCTL1；// SYSPLL控制寄存器-1
UINT16 rsvd3[4];//保留
联合SYSPLLMULT_REG SYSPLLMULT;// SYSPLL乘法器寄存器
联合SYSPLLSTS_REG SYSPLLSTS;// SYSPLL状态寄存器
UINT16 rsvd4[10]；//保留
联合SYSCLKDIVSEL_REG SYSCLKDIVSEL;//系统时钟分频器选择寄存器
UINT16 rsvd5[4];//保留
联合XCLKOUTDIVSEL_REG XCLKOUTDIVSEL;// XCLKOUT分隔器选择寄存器
UINT16 rsvd6[2]；//保留
Union LOSPPC_REG LOSPCP；//低速时钟源Prescalar
Union MCDCR_REG MCDCR;//缺少时钟检测控制寄存器
X1时钟上的UNION X1CNT_REG X1CNT;// 10位计数器
联合XTALCR_REG XTALCR;// XTAL控制寄存器
UINT16 rsvd7[2]；//保留
}；
请告诉我是否已为F2.8004万x处理器ePWM删除此功能？
谢谢
Aditya
