请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TMS320F2.8379万D 尊敬的团队：
请您回答以下问题：
我们的计划是使用2.8379万D的内核1进行闭环控制，包括在每个周期中通过uPP与C6000 DSP进行数据交换。
Core 2计划运行状态机并处理各种实时通信链路。
2.8379万D有两个EMIF。 其中一个(核心1使用的EMIF2)将用于连接外部ADC，另一个(核心2使用的EMIF1)计划用于处理两个工业通信模块(EtherCAT和以太网电源链路，两者都具有双端口RAM作为接口，SPI也是可能的)。
此外，我们还需要外部RAM，因为我们真的很难处理内存大小。
现在，问题是：
- 您是否有在一个EMIF (具有双端口RAM和SRAM的通信模块)上使用不同类型RAM的经验？ 这是否可行？ 如果是，我们需要了解哪些限制？
您是否对不同的体系结构有建议？ 例如：
- 仅EMIF1上的RAM，通过SPI/McBSP的通信模块
- RAM + EMIF1上的一个通信，通过SPI/McBSP的第二个通信模块
- 是否可以从两个内核访问连接到EMIF 1的SRAM (例如内核1：写入，内核2：读取)？ 如果否，是否有通过外部存储器(例如通过双端口RAM)在两个内核之间共享数据的参考解决方案？ 应用程序是快速数据记录(将几kHz的数据写入RAM)。 记录停止后，Core 2将通过通信链路发送整个数据日志)。
另一个应用是波形的回放，波形由模芯2通过通信链路接收，然后模芯1使用波形数据点作为控制回路的设定点。 RAM越大，数据日志/存储的波形可以越长。
请您帮助回答上述问题吗？
谢谢！
彼得
