[参考译文] 编译器/TMS320F2.8377万D：运行时频繁访问IER

Maulik，

以CPU时钟频率采样中断。 当您重新启用IER行时，如果该行上有多个待处理的PIE中断，则将首先处理最小的数目，然后是下一个最小的数目。 如果自上次启用IER位以来，同一外设发生了多个中断，则重新启用时，只能获得一个中断进入CPU。 其他的将会丢失。

如果您认为存在发生这种情况的风险，则必须小心管理中断计时。 通常，低优先级ISR会限制屏蔽高优先级中断的时间，以便通过在ISR内重新启用高优先级中断来保护上下文保存和恢复。 C2000Ware中特定于设备的头文件中有一个中断优先级示例。 如果您在硬盘驱动器的默认位置安装了最新版本，则示例将位于：

C：\ti\c2000Ware_1_00_02_00\device_support\f2837xd\examples\CPU1 \SW_优2837 \SW_优 化_中断

此致，

Richard

尊敬的Richard：

感谢您的及时回复。 以下步骤将会发生什么情况：
1.启用IER，没有待处理中断。
2.设置IER =0后，假设SCI外设接收数据，并尝试生成中断。
3.启用IER。

在上述特定步骤上启用IER时是否发生中断？ SCI中断将发生什么情况？ 是否跳过？

此致，
Maulik Timbadiya

尊敬的Maulik：

如果在步骤2中没有出现其它中断，并且PID已正确配置， 则当 您在IER上启用它时，CPU应接受SCI中断。

您是否看到了不同的行为？

此致，

Richard

尊敬的Richard：

我只是确认我对它的理解。
您的意思是说，即使IER已禁用，也会设置相应的IFR。 对吧？
当IER启用时，它将生成中断？

此致，
Maulik