尊敬的Denis：

FIR滤波器的顺序是指传输函数描述中的零数。 一阶过滤器 将有两个分路器，因此需要两个系数。 如果筛选器为400，则需要401个系数。  如果您希望使用精确的400个系数实现筛选器，则应输入399作为筛选顺序。   源文件"FIR_F32.ASM"顶部的注释显示了传输功能和一个基本图表 ，希望能澄清这一点。

源代码在您的帖子中不使用循环寻址模式。 该代码将AMODE切换为1，以 使用不同形式的循环寻址，其中XAR1的上16位确定缓冲区大小。   此模式在CPU用户指南的同一章节中进行了介绍，略深入。   使用此模式的缓冲区大小上限为6.5535万 + 1，并且没有对齐要求，因此您 应该能够处理400个32位数据的缓冲区而不会出现问题。

在200 MHz机器上，滤波器应在(399 + 52) x 5 ns = 2.255 us下执行。

您能否尝试399订单设置并告诉我它是否有效？

此致，

Richard

尊敬的Richard：

我想多谢你的答复。 你所说的都是真的，我也是自己弄清楚的，但是…

使用的源文件FIR_F32.ASM的AMODE =0 (默认值)，这意味着位XAR1(7:0)决定循环缓冲区的大小(在本例中，C代码中的数组"dbuffer")。 仅使用较低的8位，限制为256个字(地址)-> 128个浮点变量(“dbuffer”大小，因此在C代码中也使用“coeffer”大小)。 当XAR6(7:0)等于XAR1(7:0)时，地址XAR6(7:0)被重置。 这是在值256或更低的情况下完成的。

浮点FIR过滤器(FIR_F32.ASM)的源代码部分粘贴在此处(您可以看到AMODE位没有变化)：

_ FI_FP_calc：

;环境保存
MOV32 R0H，R6H ;在R 0,1上存储R 6,7
MOV32 R1H，R7H
按XAR1

; XAR7=coeff_ptr。 将基座PTR (+2)调整为指数超过7
MOVL XAR7，* XAR4++ ; XAR7 = coeff_ptr

MOVL XAR6，*+ XAR4[0] ; XAR6 =&dbuffer_ptr [cbindex]

;在XAR1中设置循环缓冲区的长度，即(2*num_elements)
ZAPA
添加 ACC，*+ XAR4[3]<< 1. ; ACC=0 +订购*2
MOVZ AR1，AL
；MOV AR1，#62
SubB XAR1，#2

; fir -> dbuffer_ptr [CB_idx]= fir ->输入；
MOVL XAR0，*+ XAR4[4] ；XAR0 =输入
MOVL * XARXARX52++ 6 % ，XAR0 ;将输入存储到dbuf中
MOVL *+ XAR4[0]，XAR6 ;更新dbuffer_ptr (用作cbindex)

MOVZ AR0，*+ XAR4[3] ; AR0=顺序
；MOV AR0，#31
SubB XAR0，#1

; FIR：执行抽搐
零R2H
零R3H
零R6H
零R7H

报告 AR0
|| MACF32 R7H，R3H，*XAR74++ 6 % ，*XAR7++

ADDF32 R6H，R6H，R2H ; EpilogueAdditions
ADDF32 R7H，R7H，R3H

；不可操作。 在延迟插槽中恢复上下文。
POP XAR1.

ADDF32 R7H，R7H，R6H

；不可操作。 在延迟插槽中恢复上下文。
MOV32 R6H，R0H

MOV32 *+ XAR4[6]，R7H ; fir ->输出= res；

;恢复上下文。
MOV32 R7H，R1H

LRETR


将AMODE位更改为1可能是这样的(整数FIR过滤器–FIR16_alt.asm中的源代码的一部分)：

.lp_amode
SETC AMODE ;允许使用C2xLP寻址模式
; 1 % *+XAR6[XAR4++]
MOVL *+XAR6[ACL++]，符合1 % ;*XAR6[AR1]=[ X : input]，AR1+=2
ZAPA
报告 AR0 ;重复医嘱/2+1次
|| DMAC ACC：P，*+XAR6[XAR4伴1 % +]，*XAR7++ ; XT =*+XAR6+[XAR7++] 1 % ，温度=*XAR7+
; ACC =(XT.MSW*Temp.MSW)<< PM (>>-6)
; P =(XT.LSW*Temp.LSW)<< PM (>>-6)

.c28_amode
CLRC AMODE ;返回C28x寻址模式





我再次重复，我正在使用FIR_F32.ASM (浮点FIR过滤器)，其中AMODE =0。
我试了很多次，今天上午又试了一次。 如果我想要获得正确的结果，必须满足C中的两个实际条件：
1. 我必须使用128个或更少的系数。
2. C中"顺序"的值必须等于系数数。

请自己测试代码。

在第49页的C28x-FPU-LIB-UG.pdf (相关目录：..\ti\controlSUITE\libs\DSP\FPU\v131\doc)中，用户可以看到FIR顺序从31到511的基准。

我认为有些地方是错误的。 我认为源文件FIR_F32.ASM有其限制(最大顺序为127，这意味着128个系数)，文档不正确。 也许AMODE =1的浮点FIR的备用源代码是可访问的，但我没有它。

所以，最后一个问题的答案是否定的 具有399订单设置的代码不起作用。


此致，

Denis Sušin ć

尊敬的Richard：

我必须承认，我使用的是FPU库的旧版本–v 1.31。 2014年，我发现了同样的问题-循环缓冲区限制为256个字。 很明显，我在2017年再次发现了该错误。

使用v．1.40 v．00.00 版本，源代码已得到更正，循环缓冲区限制为6.5536万个字。

下图显示了我的错误的图形表示。

附注：从现在开始，我将观看修订历史。

感谢您的参与和解释！

此致，

Denis Sušin ć