请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TMS320F2.8335万 您好，
我正在使用TMS320F2.8335万作为SPI从属设备。 主中继器正在从DSP读取N字节(其中N >>100)。 SPI配置有16级FIFO -每次FIFO未满时，中断触发并从RAM填充FIFO。
我正在尝试实现传输的最短总持续时间，因此尝试提高SPI时钟频率。 但是，当转至更高频率时，DSP变得太慢，无法重新填充FIFO。 尽管SPI时钟的限制为12.5 MHz，但目前我只能达到~4 MHz。 如果我尝试更高的频率，我需要在字节数之间添加延迟，因此总持续时间不会变短。
问题1：LSPCLK (用于为SPI模块计时)是否会影响此过程？
问题2：是否有任何更快的方法从RAM填充FIFO？
此致，
黛尼乌斯
