• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 1 订户
  • 视图 466 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F2.8235万：关于TRST引脚低时的TDO引脚状态

admin
Guru**** 2335870 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/583434/tms320f28235-about-tdo-pin-state-when-trst-pin-is-low

部件号：TMS320F2.8235万
主题中讨论的其他部件：TMS320C2.8346万，

你好。

我有 两个问题。

 1.当TRST引脚状态为低时， TDO引脚状态是否 为Hi-Z ？

TRST引脚处于低状态时，TCK和TMS信号是否被忽略？

此问题与TMS320F2.8235万和TMS320C2.8346万有关。

此致，

Uchida-k

  • 0
    TI__Guru**** 2335870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的Uchida-k

    我知道TDO具有启用功能。 仅当数据移出TDO引脚时，此启用才会打开，

    因此，我假设TRSTn处于活动状态时，TDO缓冲区不在驱动。

    但我不确定是有上拉还是下拉，我正在与我们的设计团队核实这一点。 我会在得到答案后立即通知您。

    此致，

    彼得

  • 0
    TI__Guru**** 2335870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Peter，

    感谢您的回复。

    我正在等待您的回答。

    此致，

    Uchida-k

  • 0
    TI__Guru**** 2335870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Uchida-K - San

    我只是与设计团队确认，当TRSTN被确定为低时，TDO引脚处于高Z状态。 不存在上拉或下拉。

    此致，
    彼得

  • 0
    TI__Guru**** 2335870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Uchida-K - San

    我刚刚与我们的设计团队确认，当TRSTN被确定为低时，TDO引脚处于高Z状态。 不存在上拉或下拉。

    (我的上一封邮件有拼写错误)

    此致，
    彼得
  • 0
    TI__Guru**** 2335870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Peter，

    我理解。
    谢谢你。

    此致，

    Uchida-k