This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的先生:
我正在进行 一个结构健康监测项目。 其中我要求 ADC具有最大可能的采样速率(分辨率为8位的10MSPS左右就足够了)。这种采样速率在短时间内大约为0.25秒。
我有TMS320F2.8377万s启动板。 其数据表显示,它具有4个ADC,采样速率为3.5MSPS 12位分辨率。 我是否可能以某种方式将所有具有一定间隔的3.5 置于此间隔内,并获得4*ADSP=14MSPS采样速率(请查看文档的第一页: http://www.ti.com/lit/ds/sprs881c/sprs881c.pdf)。 如果是,请告诉我这样做的方法。 或者,我是否可以将ADC的分辨率降低到8位以获得更多的采样率。 存储 此0.25秒采样数据的内存空间和速度问题如何?
但同样,launchpad PIN只显示ADCA和ADCB的信息,它们只有两个ADC,其中还有另外两个。
以供参考。 我是一个新手,喜欢洗手台和这样的电子设备。 在此之前,我使用了Arduino uno板。 请帮助我理解这一点。
谢谢你。
您好,Mandal,
让我们从锁定步骤/异步情况与软件包开始:
在某些情况下,芯片上的4个不同的ADC模块可能会相互干扰。 如果您以锁定步骤操作它们- ADC同时开始和结束转换-则不会产生干扰,您将获得最大的ADC性能。 如果ADC完全异步运行,或具有固定相位差异(交叉存取就是这种情况),则性能处罚会因软件包而异。 在BGA ZWT软件包上,ENOB从11.1 位降级到10.9 位(不是显著降级)。 在QFP 176引脚PTP封装上,ENOB从11.1 位降级到9.7 位...这是一种明显的降级,但它仍应满足您的要求。 在QFP 100引脚PZP封装上,ENOB从11.1 位降级为“不支持”(注:这是F2.8377万S启动板使用的封装)。 您仍然可以通过这种方式配置ADC,但我们不支持此配置中的ENOB规范(因为性能不佳)。 在这种情况下,将性能降低到8-bits...it不会有任何问题,因为您可以使用非锁定步骤的ADC。 请注意,在这种情况下,您仍将获得12位结果...性能不会那么好(但它仍应优于理想的8位ADC)。
对于采样率,您可能希望低于最大采样率,以便为触发器留出一定的余量,并且您可能希望将S+H持续时间增加到最小值以上(取决于信号调节电路的低阻抗, 如果您想从ADC输入上的外部R-C获得任何低通滤波)。 10MSPS运行良好,因为您可以以2.5MSPS的速率运行3个ADC中的每一个,并且有足够的裕度超过~3.4 MSPS最大速度。
2.5K x 16内存位置在内部设备SRAM中应该没有问题。 您可以使用闪存模拟EEPROM,但我认为它的速度不足以实时存储数据(您可以将数据存储在SRAM中,然后根据需要保存到闪存中)。