[参考译文] TMS320F28027：低电平输出汇电流：静态还是动态特性？

您好，Kevin：

感谢您的回复。 我也阅读了你所指出的文章，但我无法找到答案。 我想了解最大汇电流是否因内部源-漏电阻过热而重要，或者是否有其他原因。

此外，作为上述原理图中的额外备注，有一个离散电容器，在切换时会产生峰值电流。 但是，如果我们移除这些离散电容器，则仍存在"寄生"电容，例如PCB上的I2C迹线。 因此，即使没有这些离散电流，峰值电流也会高于最大汇电流，除非为R200/R201选择了相当大的(约1K)电阻器。 我不认为后者是常见的做法。


此致，
Steven。

您好，Jason：

感谢您的回答。 您对瞬态电流的解释非常清楚。

我首先使用了一个较高值的串联电阻器，这样小的痕量电容就足以获得所需的RC常数。 但是我改变了这个，因为我担心这种变化
不同板(生产中)之间的痕量电容将过大。 我正在使用FR4 PCB进行此设计，如果电路板之间的痕量电容差异过大，则可能会违反某些电路板的上升/下降时间规格。 因此，我确定了离散电容器的尺寸，使其大约比迹线电容大一个数量级。 这样，板之间的痕量电容变化对上升/下降时间的影响就会更小。 离散电容使用具有1 % 容差的电容。 降低了串联电阻的值，以便在电容更高的情况下，RC常数保持不变。

您认为上述理由是否合理？

您在回答中还提到："2)慢速边缘更容易受到线路远端接收器VIH/Vil周围的噪音影响(取决于电容器在传输线路中的位置)"。 您能否详细说明这一点？ 我恐怕我不能完全理解这一概念的含义。


此致，
Steven。

Steven，

您的方法似乎是合理的，特别是如果您有严格的下降时间要求(上升时间将会很慢)。  您要连接的接收器设备是什么，还是这是一般要求？

接收器的输入缓冲器可能 /不可能内置滞后。  本视频介绍了机制(适用于比较器，但适用相同的原则)：

https://training.ti.com/ti-precision-labs-comparator-how-solve-comparator-noise-problems-hysteresis

如果输入电压在输入缓冲器的VIH/Vil之间缓慢移动(未定义的区域)，并且线路上有噪声耦合，则这可能被视为到接收器的多个转换。  较慢的上升/下降时间更容易受到噪音干扰，因为它们在灰色区域中花费的时间较长。  大多数I2C器件都具有内部毛刺滤波，因此这可能不是问题，它只是一个不会使边缘减慢太快的一般原则，尤其是在存在长或高阻抗信号源的情况下。

此致，

Jason

Jason，

感谢您的额外解释和参考，我现在理解了。

关于定时要求，我遵循I2C快速模式(和3.3V Vdd)，给出了12-300ns的下降时间要求和20-300ns的上升时间要求。 我要连接的接收器是一个传感器。 我认为"挑战"是将下降时间保持在12ns以上，上升时间低于300ns，串联电阻器的电压尽可能低，所有这一切都不会太多地取决于迹线电容的差异。

此致，
Steven。