• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 1 订户
  • 视图 1004 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F2.8388万D：CLB串行器示例，带有附加问题

admin
Guru**** 2531060 points
Other Parts Discussed in Thread: C2000WARE

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1100392/tms320f28388d-clb-serializer-example-with-aditional-question

部件号：TMS320F2.8388万D
主题中讨论的其他部件： C2000WARE

尊敬的TI团队：  

在C2000Ware库中扫描TMS320F2.8388万D MCU的CLB示例时，我注意到在适当的文档 (C2000Ware_path\utilities\CLB_tool\cLB_syscfg\doc\CLB工具用户指南.pdf)中似乎没有对串行器示例(CLB_ex22_serializer示例代码的说明(或示例说明)。  我使用的是C2000Ware_4_00_00_00，其中包括 最新版本的CLB工具用户指南.pdf。

虽然我已经理解了代码，但还有一个问题仍然存在，您应该能够为我澄清。 运行此示例时，有一些迹象表明可以配置CLB磁贴，使其类似于附加的快速串行接口。 那么，是否可以使用CLB外围设备实施额外的FSI设备，或者是否存在一些不允许此类配置的限制？

提前感谢您的参与，  

Sandro Margeta

  • 0
    TI__Guru**** 2531060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Sandro，  

    CLB工具用户指南的更新版本将在以后发布。 我提供了示例描述的屏幕截图。

    至于你提出的财政司法团的问题，我会谘询财政司法团的主题专家，以更清楚了解这项工作的可行性。 您是否希望以最大FSI频率(50 MHz)运行此解决方案？ CLB的工作频率为100 MHz (流水线模式下为150MHz)，因此根据您希望在CLB中实施的FSI功能，频率可能足够，也可能不够。

    此致，

    彼得

  • 0
    TI__Guru**** 2531060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好Peter，  

    感谢您的快速响应。  

    您40.7402万您是否希望以最大FSI频率(50 MHz)运行此解决方案？

    理想的情况是这样，但我们将对至少25 MHz (2通道，D0和D1)解决方案感到满意。  

    期待听到您和FSI专家对这一问题的进一步想法！

    Sandro

  • 0
    TI__Guru**** 2531060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Sandro，

    我与财政司法团的专家取得联系，他们提出了一些问题。

    1.系统中是否需要额外的FSI端口？

    2.是否要实施FSI RX或FSI TX？

    这一想法过去没有探讨过，但可能是可能的。 这很可能是一个相当复杂的CLB实施，但会导致速度降低。

    此致，

    彼得

  • 0
    TI__Guru**** 2531060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好Peter，  

    感谢您邀请FSI专家参加本次对话。  

    要回答两个问题：  

    在DSC引脚定义项目阶段，我们为CLB子系统输入和输出预留了最大的资源，希望我们能够实现额外的FSI TX和FSI RX接口。 请注意，我们不需要在一个CLB模块上使用完整的FSI功能，而是希望将其用作两个(或更多)模块之间的辅助专用链路 F2.8388万D DSC节点，其中主DSC仅具有FSI RX 接口 ，而从DSC具有FSI TX接口(一对一通信)。 这肯定只会在所有主要FSI接口都已被占用的配置中使用。 辅助链路 不会包括 在菊花链或星形拓扑通信网络中。 我们还确保提供资源(引脚)，以充分利用将进行主要通信的真正FSI接口。  

    尽管如此，如果每个模块支持两条通信线路(D0和D1)，则专用FSI接口的降低速度(至少25 MHz)仍可满足我们的需求。  

    此致，

    Sandro

  • 0
    TI__Guru**** 2531060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Sandro，

    感谢您提供有关FSI系统要求的其他信息。 从您的信息判断，应该可以使用CLB模拟基本FSI模块。 我无法提供任何示例代码/配置，因为以前没有这样做过，但我看到了用于模拟其他功能的CLB，如eQEP，eCAP，CRC和其他通信外设。  

    每个CLB磁贴都有多个计数器，因此可以支持两条通信线路。 我建议100 % 使用流水线模式以获得CLB的最大频率。 如果您在CLB或C2000器件的特定方面需要任何其他帮助，请与我们联系。

    此致，

    彼得