[参考译文] TMS320F28377D：关于 GPIO 延迟

您好  Omer Amir、

感谢您的及时响应。 抱歉。 我的解释是不够的。

我了解到输出开关(低到高、低到高)为8ns。

但是、这次的问题是、从写入寄存器到它反映在物理输出中有一个延迟。 如图所示、这意味着寄存器操作后至少有146ns 的延迟。 (输出在 EMIF 命令被发送后被切换。)  顺便说一下、对于程序、它在 RAM 中运行。

您能否再次回答有关 Q1、2和3延迟的问题？

此致、
还不错

您好  Omer Amir、

如果您正在讨论程序写入寄存器的延迟并查看其中的值、这是一个与代码相关的延迟。 此延迟可能由 CPU 流水线引起(如下所示)。 在_GPIO_TEST 汇编代码的第8行和第9行中，“OR”实际上是一个写操作，它将在流水线中最后发生。  下一条指令“MOV”是读取，即使在“或”之后提取，也会在写入之前发生。  由于您是从外部接口读取数据、因此始终比 CPU 时钟速率慢得多、并且会显示您看到的延迟。

由于 GPIO 寄存器或 EMIF 地址范围内没有重叠、因此无需管道来保护写入、使其在 XINTF 读取之前执行。 如果要测试此情况、可以插入一些 NOP、大约3个 NOP 应该足够、写入/读取指令之间应允许首先进行写入。

感谢您的回答。 我明白了。

当发生 GPIO 相关寄存器运行时间争用时、让我确认延迟、延迟时间和优先级的操作。

该寄存器本身为32位宽、可设置为32个端口。

Q4：例如、如果 GPIO11的主器件是 CPU1、GPIO12的主器件是 CPU2、那么 CPU1的 GPIO11访问和 CPU2的 GPIO12访问之间是否会发生冲突？

问题5：例如，如果 GPIO11的主器件是 CPU1，GPIO41的主器件是 CPU2，那么如果寄存器不同，如 GPa*寄存器和 GPB*寄存器，是否没有冲突？

Q6：或者是否所有到 GPIO_DATA_reg 中所有寄存器的访问都发生冲突？

如果发生冲突、了解具体的延迟行为、延迟时间和优先级将会很有帮助。

此致、
还不错

尊敬的  Vivek Singh：

我了解到使用"GPxSET、GPxCLEAR、GPxTOGGLE 寄存器"将不会有冲突。 或者、您所指的寄存器与上面的"他们自己的数据寄存器"不同吗？

此致、
还不错

不、我只是指这些寄存器。 您感兴趣的是哪些寄存器？

尊敬的  Vivek Singh：

您能否再次解释 CPU1访问 GPIO11和 CPU2访问 GPIO12之间没有冲突的原则(换句话说，GP*寄存器不会冲突)，如果 GPIO11的主设备是 CPU1，GPIO12的主设备是 CPU2？

此外、如果您可以使用 TRM 和其他文档中的名称来解释"他们自己的数据寄存器"、那将会很有帮助。

因为 我们的理解可能存在差异。

此致、
还不错

尊敬的  Vivek Singh：

感谢您的盛情款待。 我明白了。 如果客户有其他问题、我们将再次与您联系。

此致、
还不错