This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1129581/tms320f28388d-ipc-between-different-core
大家好、TI 公司的孩子工程师。
就像上面的示例一样，如果没有任何 ISR，我想知道如何确保28388d 中不同内核之间没有冲突？
S.T.如果 CPU1将数据写入此 msgram "MSGRAM_CPU_TO_CM_ECAT"、而 CM 内核同时读取此 RAM 中的值、
如果没有任何 ISR、如何确保 CPU1在读取 cm 之前完成写入？
拜伦
使用 ISR 是最有效的方法。 如果出于某种原因您不想使用 ISR、则可以使用 IPC_SYNC 来同步两个内核。 但是、使用 IPC 标志轮询来同步内核。
在 CPU1中写入 msgram MSGRAM_CPU_TO_CM_ECAT 后、使用 IPC_SYNC 函数。 在代码的 CM 侧、在阅读之前、请确保使用 IPC_SYNC 函数。 这将确保在 CPU1完成写入之前 CM 不会读取 MSGRAM_CPU_TO_CM_ECAT。
此致、
曼诺伊
谢谢、Manoj
它确实对我有很大帮助。
因此、如果我不使用 ISR 或 IPC_SYNC 函数、当一个 CPU 写入而另一个 CPU 正在读取时、可能会发生一些错误、对吗？
是的、没错
