[参考译文] TMS320F2812：4-5位范围内的 ADC 本底噪声

射线、

当客户指出4-5位或3位时、我假设它们意味着2^4-2^5或16至32 LSB /变化代码与上述不同情况下的2^3或8变化代码。  如果这不正确、请告诉我、但现在将对此进行处理。

我认为在 ACQPS = 15和8个变化代码的情况下、该 ADC 的变化代码将达到合理的值；我想进一步了解8个代码的标准偏差。  它们应该会看到大约为0.9LSB 或更低的标准偏差。  如果标准偏差高于此值、则信号仍会限制本底噪声与 ADC。

我还想验证客户是如何设置 ADC 以获取顺序样本的；他们是在每个 ADC 触发器(SOC)上转换多个信号的。  即 MAXCONV >0？  很多时候、噪声的问题是、ADC 的采样保持电容无法在空闲的第一个采样上及时充电至外部值。  这正是提高 ACQPS 将有所帮助的地方、因为它可以让采样保持电容更长的时间进行充电并匹配外部电压。  我们还可以尝试使用 MAXCONV 对同一通道进行背靠背采样、以保持采样保持电容的稳定。

例如、让我们设置 MAXCONV = 3 (应执行4个采样)。  要求客户仅从每个 SOC 中获取第4个样本、并查看这是否改善了分布。  如果是这种情况、我们仍在处理限制 SNR /代码扩展的输入信号。

由于 eZdsp 使用引脚接头连接电压的性质、我们还需要尽可能限制与电源的物理距离。  客户可能会发现需要放置一些小电容来帮助缓冲信号、从而改善噪声。

此处提供了一个链接、其中介绍了如何正确驱动 ADC 输入 、这将有助于获得上述设置的最佳平衡。

最棒的

Matthew

您好、Matthew、

你好。 请参阅以下客户对您上次回复的反馈。 非常感谢。

当客户指出4-5位或3位时、我假设它们意味着2^4-2^5或16至32 LSB /变化代码与上述不同情况下的2^3或8变化代码。 如果这不正确、请告诉我、但现在将对此进行处理。

Mark –是的、这是正确的假设。  当我提到3位时、我是指示例中提到的3^2或8 LSB。

我认为在 ACQPS = 15和8个变化代码的情况下、该 ADC 的变化代码将达到合理的值；我想进一步了解8个代码的标准偏差。 它们应该会看到大约为0.9LSB 或更低的标准偏差。 如果标准偏差高于此值、则信号仍会限制本底噪声与 ADC。

Mark –确认看到的值远高于0.9 LSB。 我希望性能低于4 LSB、但在60 LSB 领域中看到的性能要高得多。

我还想验证客户是如何设置 ADC 以获取顺序样本的；他们是在每个 ADC 触发器(SOC)上转换多个信号的。 即 MAXCONV >0？ 很多时候、噪声的问题是、ADC 的采样保持电容无法在空闲的第一个采样上及时充电至外部值。 这正是提高 ACQPS 将有所帮助的地方、因为它可以让采样保持电容更长的时间进行充电并匹配外部电压。 我们还可以尝试使用 MAXCONV 对同一通道进行背靠背采样、以保持采样保持电容的稳定。

MARK –MAXCONV = 0。  使用 CONT_RUN 持续读取同一 ADC 通道。  读取同一 ADC 通道的114个样本并随机分布。  因此会提出一些附带问题

• 设置 MAXCONV > 0并使用 SEQ 多次读取同一通道是否有利？  如果是、则会产生次要问题。  我的应用对计时很敏感。  如何在序列中准确读取时间的同时使用 MAXCONV > 0？
• 如果采样保持电容器充电需要“while”，是否可以在外部电路上执行任何操作来缩短 S&H 时间？

例如、让我们设置 MAXCONV = 3 (应执行4个采样)。 要求客户仅从每个 SOC 中获取第4个样本、并查看这是否改善了分布。 如果是这种情况、我们仍在处理限制 SNR /代码扩展的输入信号。

标记 - MAXCONV = 0。  应用不会利用定序功能。  应用是以>10MSPS 的速率对10us 窗口进行数字化。 采集的时间精度至关重要。  目前、ADC 以11.25MSPS (45MHz PLL)运行。  将采集速率提高到22.5MSPS 是平均值计算或读取每隔一次采集的一个选项，我已阅读指南，将 ADC 保持在18MSPS 以下以限制噪声。

由于 eZdsp 使用引脚接头连接电压的性质、我们还需要尽可能限制与电源的物理距离。 客户可能会发现需要放置一些小电容来帮助缓冲信号、从而改善噪声。

MARK –基准和信号长度已被最小化、但添加一个小型电容器可被添加为一个额外的噪声抑制层。 我正在使用 eZdsp 交叉检查目标硬件设计，我希望这些硬件设计能比性能更好。  第一个用于集成的目标硬件获得了与 eZdsp 相当的性能。 采集事件的顺序如下设置：

               序列1.bit.CONV00设置为所需的通道

               CONT_RUN 设置为1

               RST_SEQ1和 SOC_SEQ1设置为1

               延迟1us

两条汇编指令、用于从 ADC 获取数据并保存到连续重复10us 的存储器中。

下面是讨论 ADC 输入正确驱动的更新应用手册的链接(https://www.ti.com/an/spracv0)、这将有助于获得上述设置的最佳平衡。

Mark –提供的链接不起作用。  我收到错误404未找到。

此致、

Ray Vincent

您好、Matthew、

你好。 请参阅以下客户对您的回复的最新回复。 非常感谢。

应用手册中的信息与禁用 XCLKOUT 之间的关系有助于提高 ADC 读取的精度。 这与返工的组合提高了3位(8 LSB)内的性能、这是向前迈出的一大步。 至于 eZdsp，我仍然遇到问题。 除非您知道剩余噪声源的位置、否则外壳可以关闭。 谢谢你。

此致、

Ray Vincent

您好、Matthew、

你好。 请参阅我们客户对您的回复的最新回复。 非常感谢。

了解依赖 eZdsp 平台进行开发的担忧和噪声。  在我进行测量时、JTAG 接口不是额外噪声源、因为它全部通过调试器完成、在调试器中、我将所有结果排队到 RAM、然后通过串行接口输出捕捉缓冲器。

我在线阅读一些有关最佳 ADC 性能的基本规则、例如将采样率保持在18MSPS 以下。  是否有实现最低噪声性能的芯片设置基本规则？

此致、

Ray Vincent