请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F28388D 尊敬的 TI 专家：
如果我错了、请纠正我的问题、但在查阅文档后、我 得出结论 、CMPSS 补偿斜坡的最慢下降时间为每16个 SYSCLK 1 LSB。
这 μs 着使用200MHz SYSCLK 时、斜坡(DAC 输出)将从最大值下降到零、仅需327,6 μ s、 这使得它不适用于低于~3kHz 的开关频率(对于接近最小值的频率、我们只能使用1的 DECVAL、即仅一个斜率设置)。
我很好奇、是否有任何方法可以将斜坡下降速度减慢到每16个 SYSCLK 低于1 LSB (例如、每32个 SYSCLK 降低1 LSB)、以便我们可以在系统中为4kHz 的开关频率使用更多的减量值。
此致、
Sandro
