我想知道我是否可以配置以下内容:
ePWM 模块应每10µs 触发 ADC
所有3个 ADC 都应并行启动,其中应配置序列(突发),我最终拥有3 * 5个通道。*
这在某种过采样方法中是可以确认的、即我在每4 个 ADC 序列(40us)之后获得一个中断。
(我希望避免10us 中断以降低 CPU 负载)
我想对该中断中序列的所有数据进行后处理。
是否可以将其与 ePWM、ADC 和例如 DMA 结合配置?
对于并行触发 ADC 和形成 ADC 的 SOC、我找到了许多示例、我还找到了使用 DMA 获得 ADC 结果的示例。
但到目前为止、我不确定是否可以使用中断每四个事件的模式。
*3*3个通道只需要10us,其他通道可能更慢(如 pfc3phvienna_F28004x 示例)