This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、查姆斯、
在内部基准中、1.65V 模式在功能上等效于强制3.3V 进入 ADC 的外部基准模式下的 VREFHI、对吧?
我的问题是、我们可以说内部1.65V 模式的抗噪能力优于3.3V (VDDA)外部基准模式吗?
有什么不同? 我们能否对使用内部1.65V 模式和外部3.3V 模式之间的精度进行数字比较?
此致、
Luke
您好、Luke、
是的、正确答案:3.3V 内部基准模式在功能上与外部 VREFHI = 3.3V 非常相似。 一个重要的区别是、如果假设 VDDA = 3.2V 且 VREFHI = 3.3V (外部)、则这违反了 DS 要求、即 VREFHI 始终<= VDDA。 由于 VREFHI 引脚实际为1.65V、因此如果 VDDA 略小于3.3V、内部基准模式是正常的。
对于 内部基准模式、噪声抗扰度由 PSRR 规格给出(我认为抑制大约为60dB、但在 DS 中进行验证)。 如果 VREFHI = VDDA 外部、则 PSRR 必然为0dB、因为电源上的所有噪声都将直接耦合到 ADC 转换结果。
至于精度、这将显示在增益误差规格中。 内部基准模式的增益误差规格包括内部带隙+缓冲器以及 ADC 的精度。 外部基准模式下的增益误差规格仅包括 ADC 的增益误差。 要确定系统增益误差、您需要添加外部基准驱动器的增益误差。 在基准 IC +运算放大 器的情况下、总增益误差=基准 IC 的漂移+运算放大器的 Vos + ADC 增益误差(我们通常将它们作为平方和根相加、而不是直接相加)。 如果使用 VDDA 驱动 VREFHI、则数学原理与之类似、只不过总增益误差= LDO 精度+ ADC 增益误差(同样、使用 RSS 方法)。
您好 Devin、
在数据表中、我们在 VREFHI = 2.5V 时声明 ENOB。
我的客户要求提供 内部基准1.65V 和外部基准 VREFHI = VDDA 的 ENOB 规格、您对此查询有何意见?
如果我们假设 VDDA = 3.3V、误差为1%、这将直接导致 ADC 误差、包括外部基准和内部基准电压、这是否正确? 我的客户需要11位 ENOB ADC 性能、您会建议什么 ADC 配置? 使用内部基准1.65V 或2.5V? 使用更高的 VDDA 精度? 或者、您对此请求有什么意见吗?
感谢您的帮助、
Luke
您好、Luke、
我必须检查数据表中的 ENOB 规格是最坏情况(包括1.65V 内部 VREF)还是实际2.5V (如指定值)。 根据规定、 当 VREFHI = 1.65V 且范围= 0至3.3V 时、内部基准模式下的性能可能略低于 VREFHI = 2.5V、因为相同的噪声将填充稍小的范围。 在最坏的情况下、SNR 下降约为3dB、ENOB 下降约为0.5位、因此内部3.3V 范围内的 ENOB 下降约为10.5位。
当 VREFHI = VDDA 时、无法说出性能是多少、因为这取决于客户电源中的噪声大小。 例如、如果客户使用直流/直流等开关电源来生成3.3V 电源轨、则噪声可能会明显大于 LDO。
就 VDDA 的变化而言、内部基准模式和具有专用 VREFHI 驱动器(如 REF3030 +运算放大器)的外部基准模式将主要免受 VDDA 上的噪声和变化的影响。 VDDA 电源轨的 PSRR 为-60dB、因此3.3V 的1%为33mV *-60dB = 33uV、远小于1 LSB。 内部基准增益误差最小值/最大值还将考虑由于电压电源变化而导致的精度变化。
对于 VDDA = VREFHI、PSRR 变为0dB、因此1%的变化= 33mV 的误差。 如果这只是直流漂移、那么您应该查看增益误差的33mV = 41 LSB。 如果这是噪声或纹波、则输出中将有41个直流 codestread 的 LSB、因此 ENOB 大约为6.5位。
Devin、
感谢您提供的详细信息、请告知我们数据表中的 ENOB 是最坏情况、还是在您检查后实际为2.5V。
还有一个问题、如果 VDDA = 3.2V、内部基准1.65V 模式是否仍然等效于在 ADC 的外部基准模式下强制3.3V 进入 VREFHI?
此致、
Luke
您好、Luke、
如果 VDDA = 3.2、则 ADC 转换范围仍为0至3.3V、ADC 将正常工作。 如果外部 VDDA = 3.2V 且 VREFHI = 3.3V、则不能保证 ADC 正常工作。
Devin、
让我总结如下:
上述结论是否正确?
此致、
Luke
您好、Luke、
是的、没错。
我还可以确认:
您好 Devin、
1。
如果我们使用内部基准、我们不应担心 VREFHI <= VDDA 问题、因为内部基准将始终保持 VREFHI <= VDDA、
是这样吗?
2.
此外 、VDDA 变化对 内部基准模式下的 ADC 精度或交流性能的影响极小、因此 是否存在 VDDA 的最大误差以在1.65v 内部基准模式下保持11 ENOB? 或者、一旦 我们使用内部模式、即使它的噪声很大、VDDA 3.3V 误差也可以被完全忽略。。
3.
您能 告诉我如何计算以下 ENOB 结果吗?
使用1.65V 内部基准模式确实记录了11.0 ENOB 位
11.4位 ENOB 是2.5V 内部模式的正确编号
提前感谢。
您好、Leo、
1)是、两种内部基准模式的 VREFHI 为2.5V (产生0至2.5V 的 ADC 范围)或 VREFHI = 1.65V (产生0至3.3V 的 ADC 范围)。 在任一种情况下、VREFHI 将始终远低于 VDDA 的允许范围。
2) 2)请参阅 PSRR 规格。 该规格在高达约900kHz 时的衰减为60dB、在超过900kHz 时、隐含噪声滚降20dB/十倍频。
因此、如果 VDDA 上存在低频(实际上是直流)漂移(例如、由于提供 VDDA 的 LDO 上的温度变化)、则预计会有60dB 的抑制。 这意味着 VDDA 上的100mV 或漂移将产生100mV *-60dB = 100mV /(10^μ V (60dB/20))= 100mV / 1000 = 100uV。 这远低于1LSB、因此可忽略不计。
相反、如果您在 VDDA 轨顶部的9MHz 上具有100mV 的噪声(比900kHz 高1个十倍频)、则预计大约40dB 的抑制= 100mV/100 = 1mV。 这比1LSB 大一点、因此您可能能够观察到这一点、但这可能不是一个大问题。
3)对于这个、关键是转换器中的噪声幅度(和失真、但我们假设这都是噪声) 基本上 是恒定的、而不管 VREFHI 范围如何。 因此、如果 VREFHI = 1.65V、则 ENOB 为11.0位、相当于 SINAD 的1.76dB + 6.02dB*11.0位= 68dB。 如果相同的噪声占用较大的范围、例如2.5V 范围、那么您最终会得到20*log (2.5V/1.65V)= 3.6dB 的额外范围、因此我们预计 SINAD 将高出约3.36dB。 因此、估算的 ENOB 为((68dB +3.6dB)- 1.76dB)/6.02 = 11.6位。 您也可以使用相同的过程来估算略高的 ENOB、例如3.0V。
此器件上发生的情况是、我们在所有模式(VREFHI = 1.65V 内部、VREFII= 2.5V 内部、VREFHI = 2.5V 外部)下进行了 ENOB 表征、然后将最坏情况编号放入数据表(对于1.65V 内部基准模式为11.0位) 但我们应该将性能分为不同的模式。 我们将发布更新的数据表、其中性能在 VREFHI = 2.5V (内部/外部)= 11.4位和 VREFHI = 1.65内部= 11.0位时按模式进行拆分。
您好 Devin、
感谢您的详细计算。
在我们的应用中、我们将使用 VREFHI = 1.65V 内部电压和0~3.3V 输入电压、因此我可以按以下公式计算我的 ENOB:
ENOB:(68db+20log (3.3/1.65) db-1.76db)/6.02 = 12位。
在设计中、我可以选择11位或12位。
LSB (12位)将为:3.3/12位= 0.8mV
LSB (11位)将= 1.6mV
如果 在9MHz 时噪声为100mV、噪声将约为1mV、
我最好为应用选择11位、以降低 噪声对 LSB 的影响。
100mV *-40dB = 100mV /(^μ V (40dB/20))= 1mV
在我看来、
ENOB 的限制因素似乎是 ADC 能力的 PSRR 和 VDDA 的噪声幅度、即使我选择内部基准模式也是如此。
是这样吗?
顺便说一下 、F280023数据表建议为 VREFIHI -VREFILO 至少放置2.2uF 的电容。
一些应用显示、电容器越大、噪声降低就越好。
您对此 CAP 选择是否有任何建议? 2.2 μ F 或47 μ F、如下表所示
提前感谢。
您好、Leo、
在内部基准模式下使用1.65V VREFHI 的情况下、ENOB 仅为11.0位(ENOB 基于 VREFHI、而不是范围)。
通常、ENOB 规格仍是 ADC 噪声性能的限制;您的电压电源通常不会有100mVpp 的噪声。
就电容器尺寸而言、2.2uF 足够大。 您当然可以使用更大的值、但这不会为您提供明显更好的性能@ 12位分辨率(请注意、具有16位分辨率 ADC 的 C2000器件需要更大的电容值)。 从运算放大器稳定性的角度来看、增大电容器尺寸确实会使基准更难驱动、并且可能需要使用更大的电容器封装、这反过来通常会产生更差的寄生效应、并且无法放置在尽可能靠近 VREFHI/VREFLO 引脚的位置。