[参考译文] TMS320F28379D：在同步源之前 CMPSS2斜坡复位

您好、Timothy、

您能否提供更高分辨率的示波器截图？ 我无法在您所附的文件中说明详情。

你(们)好、Frank 希望这更好：

您好！

感谢您提供新的示波器屏幕截图。 这肯定要好得多。 因此、斜坡发生器将在以下两种情况之一复位：比较器跳闸或 pwmsyncper 信号。 在这2个信号中、您希望在您的应用中进行复位？

我们期望它从 PWMSYNC 信号复位

更确切地说、比较器已经跳闸、并且仍然跳闸。 我们期望斜坡发生器复位 PWM4的 SYNC 信号、从而将斜坡电平提高到应用到比较器正输入端的电压以上、从而导致比较器不再跳闸

这是示波器截图和更新的代码。 它似乎在 PWM4复位信号之后不久被跳闸、但在跳闸后很快将自身复位。  

当我重新启用锁存器时、它保持跳闸状态、但会提前复位。  

最后、我们注意到它实际上遵循 CMPC 而不是 CMPA。 在原始示例中、它们都设置为5。 以下是锁存器、无滤波器、CMPA=5、CMPC=15行为的屏幕截图：

您好、Timothy、

这是正确的行为。 将 rampgen 编程为从0.5V 开始、并针对每个 SYSCLK 将其递减至50mV。 根据您的配置代码、pwmsyncper 在 pwm4的下降沿触发。 在 pwmsyncper 信号上、rampgen 复位并开始递减。 从示波器屏幕截图可以看到、pwm4低电平和 cmpss 跳闸之间存在48ns。 这与当比较器被斜坡减量时，compdac 稳定并使其跳闸所需的时间一致。 如前所述、当比较器跳闸时、它还会重置斜坡、但不会启动斜坡递减。 因此、您看到的跳闸和复位是正确的。

我不确定为什么会发生这种情况。 您几乎会看到两个 pwmsyncper 事件：一个在 CTR=0、一个在 CTR=CMPC。 根据您的配置代码、pwmsyncper 信号应仅在 CTR=CMPC 时发生、并且由于您具有 CMPA=CMPC、因此 pwmsyncper 应与 pwm4低电平对齐。 由于锁存器在 pwm4低电平之前清除、因此看起来有一个 pwmsyncper 事件在早期出现。

您可以根据下面的配置代码进行选择。

EPwm4Regs.HRPCTL.bit.PWMSYNCSELX = 4;              // Sync pulse to reset the DAC is on CTR=CMPC counting up

您能否再尝试一个实验、将 CMPA 和 CMPC 设置为15、看看是否会发现与 LATCH 输出的第二个示波器快照相同的问题。