[参考译文] TMS320F280025C：在 F28002x Launchpad 上使用20MHz 晶体时 SCI 波特率出现巨大错误

您好、Asad、

感谢您的提问！ 关于这一点、您注意到、波特率越高、由于波特频谱高端的 BRR 粒度越小、误差就越大。

目前、如果 SYSCLK 必须锁定到100MHz、则只有2个可修改变量：BRR 和 LSPCLK。

因此、如果可能、我建议修改 LSPCLK、以便在您所需的波特率下实现低百分比误差。

例如、SYSCLK 为100、LSPCLK 为100 (分频器=/1)、BRR 为26时、可实现约462963的波特率。 与所需460800波特率(可能可以接受)相比、这大约是0.47%的折扣。

另请注意、与任何缺少时钟线的高速通信一样、通信两侧的振荡器容差变得重要、并在误差中发挥作用。 此外、必须遵循出色的噪声隔离(通信线路的噪声隔离)和高质量电路板布局布线、以防止会导致高误差率的偏差。

此致、

Vince

阿萨德

您应该能够使用具有 DMA 的 SPI 来实现最小的 CPU 干预。 请查看以下 C2000Ware 示例

路径      ：        driverlib\f28002x\examples\SPI

示例：  SPI_ex4_loopback_DMA

此致、

曼诺伊

非常感谢您的反馈和示例推荐。 该示例是基本设置的良好参考。 在我们的应用中、信息交换将具有可变长度、并且来自不同的存储器位置。 我知道、这需要一些协议来实现基本 SPI 通信。 此协议可以包含指定 读取/写入、起始地址、长度等的字段 这意味着每次主 CPU 都需要配置 DMA 来执行所需的传输。 因此、初始中断可能需要由主 CPU 处理、然后由 DMA 执行后续传输。 是否有更好的方法来实现此目的？ 您能否将任何开放源码协议用作设计指南？

阿萨德

是的、需要使用 SPI FIFO RX 中断来了解接收到的命令、然后对命令进行解码以触发适当的 DMA 通道。 此部件不可避免。

此致、

曼诺伊