各位专家、您好！
我的客户发现在 执行 I2C 测试时、SCL 信号在低电平下拉0.2V、 然后恢复。 它们使用 TMS320F28069作为从器件、使用 NI8451作为主机、该接口 如下所示：
测试结果为：
读取00h 与 NI8451、数据为 B2h、00h、B3h、00h、(PEC)
波形记录如下：CH1：SCL、CH2：SDA、CH3：调试
(1)下图显示了命令00h 波形、该波形在从器件响应 ACK 信号前后的低 SCL 电平期间被下拉约0.2V；
(2) SlaveAddr+R (B3h)波形、在从器件响应 ACK 信号之前和之后的低 SCL 电平期间被拉低、ACK 周期之后的时间越长、主机读取数据、从器件未就绪(I2CXSR 为空。 然而、I2CDXR 尚未写入数据)、并且 SCL 被从器件下拉。
(3)从机应答数据00h 波形、每次从机应答数据时、SCL 低电平被下拉；
您知道什么是根本原因吗？ 谢谢！
尊敬的 Kevin：
客户进行了一些测试、结果为：
修改 R1 = 0欧姆、 R1 = 0欧姆、没有下拉电阻。
修改 R1=50欧姆、 R1=50欧姆、拉低电平为0.09V。
修改 R1=200欧姆、 R1=200欧姆、拉低0.37V。
当 NI8451 I2C 端口上的串行电阻增加时、SCL 低电平值将增加(0.08V -> 0.45V)。 如果 DSP 拉低 SCL、随着 R1和 R2的电阻增大、拉低值也会增大。 因此、下降是 由 DSP 下拉 SCL 信号引起的。
分析是否正确？
虽然问题不影响沟通、但客户仍要求合理的解释。 请帮助解决此问题、非常感谢！
尊敬的 Kevin：
请参阅比较测试的结果：
CH1：SCL 接近 NI8451，CH2：SDA 接近 NI8451，CH3：串行分辨率后的 SCL (原始测试点）；
尊敬的 Angela：
很抱歉、我之前混淆了详细信息。
通过分析比较测试波形、我们可以看到、CH1 (SCL 接近 NI8451)低电平时间不会经历与 CH3 (串行分辨率后的 SCL、靠近 C2000从器件)相同的低电压电平增加。 在 C2000从器件附近进行探测时、上拉+串行电阻充当分压器、因此当 C2000从器件将 SCL 拉低时、V_OL 将~0V、当仅 NI8451将 SCL 拉低时、V_OL 将更高。
因此、当发送到 NI8451器件时、C2000从器件在信号下降后将 SCL 保持在低电平的短时间内、以便在离开 SCL 并允许 NI8451器件读取该位之前确保 SDA 线处于良好状态。 请参阅注释图形以了解更多信息：
最棒的
Kevin
