[参考译文] TMS320F280049C：了解 CMPSS 的迟滞特性

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1160838/tms320f280049c-understanding-hystresis-feature-of-cmpss

器件型号：TMS320F280049C

您好！

我计划使用 CMPSS 的迟滞功能。我看到一个名为 COMPHYSCTL 的寄存器。我将 ADCINB6连接到高比较器的正输入端、将 DAC 基准连接到高比较器的负输入端。现在、我需要设置迟滞并确定两个阈值电平。请就此提供帮助。

COMPHYSCTL 的解释如下。

比较器迟滞。设置上的迟滞量
比较器输入。
0无
1设置为典型迟滞
2设置为典型迟滞的2倍
3设置为典型迟滞的3倍
4设置为典型迟滞的4倍

还有其他信息、如下所示。

但我无法理解上述内容、而且信息存在冲突。什么是"典型迟滞的4倍"？什么迟滞？

1) 1)这意味着"典型磁滞的4倍"？什么是典型迟滞？哪个值乘以4？请提供公式、以便让我完全理解。

2) 2)向 COMPHYSCTL 写入4 足以设置迟滞？

3) 3)上表(1)中的解释含义是什么？它说 CMPSS DAC 用作基准。不过、我将 COMPHYSCTL 置1 来控制迟滞？ COMPHYSCTL 和 CMPS DAC 基准之间有何关系？它们是如何缩放迟滞的？哪一个驱动真正的迟滞？

4) 4)我插入到具有迟滞的实际模拟比较器下方。比较器的正输入和输出之间存在连接。它提供了迟滞。但是、我无法为 MCU 内部设置关系。我只将 ADC 输入连接到 CMPSS 输入。

5) 5)如何确定高阈值和低阈值？

提前感谢您。

3 年多前

0 admin 3 年多前

TI__Guru**** 2529570 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

感谢您的耐心等待。

1) 1)通常、迟滞有助于比较器避免由于少量变化而产生振荡。具有迟滞功能的比较器为上升输入电压(VH)提供一个跳闸点、为下降输入电压(VL)提供一个跳闸点。这些跳变点之间的差异是滞后带、如图7-50所示。

如果 COMPINxP 的电压高于 CMPINxN (或 DACxVAL)、则输出变为高电平。另一方面、如果 COMPINxP 的电压低于 CMPINxN 加上滞后的总电压、则输出变为低电平。

根据比较器电气特性、典型的迟滞为12 LSB。可以使用以下公式计算 LSB：

例如、对于该器件、N=12、如果我们使用 VDDA=3.3V、则 LSB 等于805uV。

如果迟滞为4倍、则迟滞等于4×12×805uV = 38.64mV。

2) 2)是的、您只需向 COMPHYSCT 写入4即可。

3) 3)说明(1)表示迟滞取决于 DAC 基准电压。正如我在上面提到的、LSB 计算公式意味着 LSB 会根据 FSR 值发生变化。如果我们选择 DAC 基准电压、FSR 等于 DAC 基准电压。因此、当我们选择电压 VDDA 时、LSB 值将与 LSB 值不同。

4) 4)在具有迟滞的比较器中、有两个阈值电压：VL 和 VH。在图7-50中、如果 COMPINxP 的电压高于 CMPINxN (或 DACxVAL)、则输出变为高电平。另一方面、如果 COMPINxP 的电压低于 CMPINxN 加上滞后的总电压、则输出变为低电平。实际上、在 MCU 中、通过调整 Rth 值、我们可以获得不同的阈值电压 VL 和 VH 值。

此致、

哈迪

0 admin 3 年多前

TI__Guru**** 2529570 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Hadi：

您的解释非常有用。感谢你的参与。我需要再执行一个步骤。

1) 1) FSR 是什么意思？它是满量程吗？请说明。

2) 2) " N=12 "是否写在任何文档中？请参阅。如何找到？

3) 3) TMS320F280048的 N 值是多少？

3) 3) VDDA 是否用于计算 DAC 基准？如果我将 DAC 基准从 VDDA 更改为 VDAC、在计算中它会减小到 VDAC 吗？

4) 4) LSB 是最低有效位。 "N= 12"意味着 LSB=12？

5) 5)是否在任何文档中编写了"典型迟滞"？ 1x 是否是典型值？

6) 6)所以、如果我使用4倍迟滞并且 VDAC 输出= 1.65V、则 VH=1.65V 且 VL=1.65-38.64mV。

7) 7)我可以将设置电阻作为最大值增加多少？

8) 8)请回答问题。总之、迟滞取决于与比较器负输入端的连接。迟滞取决于 FSR 和 FSR 的变化、具体取决于比较器的反相输入选择。如果使用内部 DAC、FSR=VDAC、并且如果连接了其他外部输入、则 MCU 的 FSR=VDDA？如果我更改迟滞、则会为 TMS320F280049C 选择* 12 * 805uV 的迟滞公式。

9) 9)您能否更正下图中的内容？

提前感谢您。

0 admin 3 年多前

TI__Guru**** 2529570 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Gokhan：

不用客气。

1)是的、它表示满量程范围、这是由 ADC 的基准输入定义的范围。

2) 2)器件数据表中提到有12位基准数模转换器(DAC)、 https://www.ti.com/lit/gpn/tms320f280049c

3) 3)根据数据表、N 等于12。

4) 4) 在数据表中给出的表中、CMPSS DAC 用作迟滞基准。在我在前一个响应中给出的示例中、我使用了 VDDA = 3.3V。如果您使用 DAC 值、则 FSR 将等于 DAC 值。

5) 5)如您所知、LSB 是最低有效位、可使用公式计算

6) 6)迟滞的典型值为1x 或12LSB、技术参考手册《TMS320F28004x 实时微控制器技术参考手册》(修订版 E)的表16-5中提到了这一点。

7) 7)是的，正确。

8) 8)最大值为4倍、在本例中等于38.64mV。

9) 9)迟滞不取决于反相引脚的电压。实际上、如7.10.5.1.1节"比较器电气特性"中的表所述、数据表中的迟滞取决于 DAC 基准电压。 根据数据表第7.10.4.1.1节中给出的表格、DAC 基准值可为2.4V ~VDDA。

10) 10) FSR 的值未正确定义。实际上、FSR 会根据基准电压变化、基准电压可以是 VDDA 或 DAC 基准电压。

此致、

哈迪

C2000™︎ 微控制器（参考译文帖）

C2000™︎ 微控制器（参考译文帖）(Read Only)

[参考译文] TMS320F280049C：了解 CMPSS 的迟滞特性