您好!
对于 TMS320F283xxD、我们尝试更好地了解 CPU1和 CPU2之间的一些仲裁。 TRM 涵盖了“内存控制器模块”中全局共享内存的仲裁以及“CPU 和 CLA 仲裁 ”部分中的外设仲裁,但我们不确定两个 CPU 内核之间的外设仲裁适用的是什么。
您能否从下面的具体情况的角度回答一些问题?
在 CPUSEL0寄存器配置为 EPWM1连接到 CPU1、EPWM2连接到 CPU2…的情况下
如果 CPU1在 CPU2尝试访问 EPWM2的寄存器的同时尝试访问 EPWM1的寄存器、会发生什么情况? 是否允许并发访问? 如果没有、使用什么仲裁机制? 如果其中一个访问是由 DMA 控制器而非 CPU 完成的、仲裁是否会改变?
谢谢!
-Gunter